| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景与意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 本文的主要内容和工作 | 第18-20页 |
| 第二章 频率源基本理论 | 第20-40页 |
| 2.1 频率合成技术的基本结构 | 第20-32页 |
| 2.1.1 直接频率合成 | 第20-22页 |
| 2.1.2 间接频率合成 | 第22-29页 |
| 2.1.3 直接数字频率合成 | 第29-32页 |
| 2.2 频率源的频率合成技术 | 第32-37页 |
| 2.2.1 DDS直接激励PLL的频率合成器结构 | 第33-34页 |
| 2.2.2 DDS作为PLL反馈环路分频器的频率合成器结构 | 第34-35页 |
| 2.2.3 PLL与DDS混频的频率合成器结构 | 第35-36页 |
| 2.2.4 倍频链路在复杂频率合成器中的应用 | 第36-37页 |
| 2.3 频率源的主要技术指标 | 第37-39页 |
| 2.3.1 相位噪声 | 第37-38页 |
| 2.3.2 杂散 | 第38页 |
| 2.3.3 频率转换时间 | 第38-39页 |
| 2.3.4 输出信号功率 | 第39页 |
| 2.4 本章小结 | 第39-40页 |
| 第三章 超宽带捷变频频率源的设计与实现 | 第40-66页 |
| 3.1 频率源设计指标要求 | 第40页 |
| 3.2 系统方案分析 | 第40-45页 |
| 3.2.1 PLL直接输出方案 | 第41-42页 |
| 3.2.2 DDS直接倍频方案 | 第42-43页 |
| 3.2.3 锁相环与DDS混频后倍频方案 | 第43-45页 |
| 3.3 X波段捷变频频率源的设计 | 第45-61页 |
| 3.3.1 DDS频率源的设计 | 第46-55页 |
| 3.3.2 本振的设计 | 第55-60页 |
| 3.3.3 混频器设计 | 第60-61页 |
| 3.4 倍频电路的设计 | 第61-63页 |
| 3.5 超宽带捷变频频率源程序控制方案设计 | 第63-64页 |
| 3.6 本章小结 | 第64-66页 |
| 第四章 宽带捷变频频率源的实现与结果分析 | 第66-72页 |
| 4.1 宽带捷变频频率源的制作 | 第66页 |
| 4.2 测试结果及分析 | 第66-72页 |
| 4.2.1 3.5GHz频率源相位噪声 | 第67-68页 |
| 4.2.2 8.6GHz频率源相位噪声 | 第68页 |
| 4.2.3 DDS扫频源带内特性 | 第68-69页 |
| 4.2.4 频率源点频输出结果 | 第69-70页 |
| 4.2.5 扫频输出带内平坦度测试 | 第70页 |
| 4.2.6 扫频输出带外杂散测试 | 第70-71页 |
| 4.2.7 系统实物图 | 第71-72页 |
| 第五章 结论与展望 | 第72-74页 |
| 5.1 论文总结 | 第72-73页 |
| 5.2 展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |