TCP协议的硬件结构设计与实现
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 绪论 | 第13-17页 |
| 1.1 课题背景 | 第13-14页 |
| 1.2 研究意义 | 第14-15页 |
| 1.3 国内外研究现状 | 第15页 |
| 1.4 论文组织 | 第15-17页 |
| 2 TCP/IP 协议族和FPGA 设计介绍 | 第17-26页 |
| 2.1 TCP/IP 协议族介绍 | 第17-22页 |
| 2.1.1 TCP/IP 分层 | 第17-18页 |
| 2.1.2 协议封装与分用 | 第18-19页 |
| 2.1.3 TCP 协议介绍 | 第19-20页 |
| 2.1.4 TCP 连接的建立和拆除 | 第20-22页 |
| 2.2 FPGA 设计概述 | 第22-25页 |
| 2.2.1 数字集成电路的发展 | 第22页 |
| 2.2.2 FPGA 简介 | 第22-23页 |
| 2.2.3 FPGA 设计流程 | 第23-25页 |
| 2.3 本章小结 | 第25-26页 |
| 3 网络协议处理系统整体架构设计 | 第26-31页 |
| 3.1 IPPS 整体架构 | 第26-28页 |
| 3.1.1 IPPS 硬件部分(IPPU) | 第27-28页 |
| 3.1.2 IPPS 软件部分 | 第28页 |
| 3.2 IPPS 系统工作原理 | 第28-29页 |
| 3.3 IPPS 系统特点 | 第29-30页 |
| 3.4 本章小结 | 第30-31页 |
| 4 TCP 协议处理单元设计与实现 | 第31-54页 |
| 4.1 TPU 整体框架设计 | 第31-33页 |
| 4.2 TPU 外围接口设计 | 第33-35页 |
| 4.3 TCPE 模块设计及划分 | 第35-39页 |
| 4.4 关键子模块算法研究与结构设计 | 第39-53页 |
| 4.4.1 连接主状态机的改进与实现 | 第39-42页 |
| 4.4.2 分段发送的设计与实现 | 第42-44页 |
| 4.4.3 报文接收的设计与实现 | 第44-46页 |
| 4.4.4 乱序处理的设计与实现 | 第46-49页 |
| 4.4.5 重传定时器算法的研究与实现 | 第49-51页 |
| 4.4.6 拥塞控制算法的研究与实现 | 第51-53页 |
| 4.5 本章小结 | 第53-54页 |
| 5 验证与性能估计 | 第54-68页 |
| 5.1 验证方案 | 第54-56页 |
| 5.1.1 发送路径 | 第55页 |
| 5.1.2 接收路径 | 第55-56页 |
| 5.2 验证向量和仿真结果 | 第56-61页 |
| 5.2.1 验证向量设计 | 第56-59页 |
| 5.2.2 发送路径仿真 | 第59-60页 |
| 5.2.3 接收路径仿真 | 第60-61页 |
| 5.3 验证结果分析 | 第61-62页 |
| 5.3.1 发送路径 | 第61页 |
| 5.3.2 接收路径 | 第61页 |
| 5.3.3 连接切换 | 第61-62页 |
| 5.4 综合及性能估计 | 第62-65页 |
| 5.5 设计比较 | 第65-66页 |
| 5.6 进一步改进 | 第66-67页 |
| 5.7 本章小结 | 第67-68页 |
| 6 结论与展望 | 第68-69页 |
| 6.1 本文成果 | 第68页 |
| 6.2 进一步工作 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 附录1 描述符结构 | 第72-75页 |
| 附录2 TCB 结构 | 第75-80页 |
| 附录3 RF 结构 | 第80-82页 |
| 致谢 | 第82-83页 |
| 攻读硕士学位期间已发表或录用的论文 | 第83页 |
