| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 课题背景 | 第7-8页 |
| 1.2 论文的主要工作和贡献 | 第8-9页 |
| 1.3 论文的组织结构 | 第9-10页 |
| 第二章 无线收发机中频率综合器的指标及架构 | 第10-35页 |
| 2.1 无线收发机及锁相环频率综合器综述 | 第10-13页 |
| 2.1.1 无线收发机结构简述 | 第10-11页 |
| 2.1.2 锁相环频率综合器简述 | 第11-13页 |
| 2.2 频率综合器的主要性能指标 | 第13-19页 |
| 2.2.1 相位噪声与杂散 | 第14-18页 |
| 2.2.2 频率调谐范围,跳频间隔,频率精度和跳频时间 | 第18-19页 |
| 2.3 本文中频率综合器指标的确定 | 第19-30页 |
| 2.3.1 相位噪声与杂散性能的确定 | 第19-28页 |
| 2.3.2 其它技术指标的确定以及技术指标总结 | 第28-30页 |
| 2.4 频率综合器架构的分析与确定 | 第30-35页 |
| 2.4.1 传统频率综合器的架构及其所存在的问题 | 第31-32页 |
| 2.4.2 本文中频率综合器的频谱规划以及架构的确定 | 第32-35页 |
| 第三章 频率综合器中锁相环的环路参数设计 | 第35-50页 |
| 3.1 电荷泵型锁相环的环路基本分析方法 | 第35-41页 |
| 3.1.1 PLL环路的稳定性和动态特性分析 | 第36-39页 |
| 3.1.2 PLL环路的噪声特性分析 | 第39-41页 |
| 3.2 多模频率综合器中3～6 GHz锁相环路设计实例 | 第41-47页 |
| 3.3 PLL环路设计流程小结 | 第47-50页 |
| 第四章 频率综合器的电路设计 | 第50-86页 |
| 4.1 宽带正交双模压控振荡器的分析与设计 | 第50-66页 |
| 4.1.1 VCO的基本架构选择 | 第51-54页 |
| 4.1.2 VCO的谐振腔设计 | 第54-57页 |
| 4.1.3 VCO的低相位噪声设计 | 第57-60页 |
| 4.1.4 VCO正交模式下的正交相位精度问题以及频率漂移问题 | 第60-66页 |
| 4.2 压控振荡器频率自定校准技术 | 第66-77页 |
| 4.2.1 △∑小数N频率综合器中的AFC技术 | 第68-71页 |
| 4.2.2 Dual VCO结构中的AFC技术 | 第71-75页 |
| 4.2.3 AFC与VCO的协同设计方法 | 第75-77页 |
| 4.3 频率综合部分中电路的设计 | 第77-84页 |
| 4.3.1 二分频器的分析与设计 | 第78-80页 |
| 4.3.2 正交单边带混频器的分析与设计 | 第80-83页 |
| 4.3.3 频率选通器的设计 | 第83-84页 |
| 4.4 锁相环路中电路的设计 | 第84-86页 |
| 第五章 电路实现与芯片测试验证 | 第86-100页 |
| 5.1 电路的芯片实现 | 第86页 |
| 5.2 电路芯片测试验证 | 第86-100页 |
| 5.2.1 DMVCO以及多模频率综合器的测试 | 第87-98页 |
| 5.2.2 AFC电路与PLL的协同测试验证 | 第98-100页 |
| 第六章 总结与展望 | 第100-101页 |
| 6.1 论文总结 | 第100页 |
| 6.2 未来展望 | 第100-101页 |
| 参考文献 | 第101-108页 |
| 致谢 | 第108-109页 |
| 攻读学位期间取得的研究成果及获得奖励 | 第109-110页 |
