一种基于USB接口的虚拟总线分析仪设计
| 摘要 | 第2-3页 |
| Abstract | 第3-4页 |
| 中文文摘 | 第5-6页 |
| 目录 | 第6-9页 |
| 绪论 | 第9-13页 |
| 1 研究的背景与意义 | 第9页 |
| 2 国内外现状 | 第9-13页 |
| 2.1 常用总线技术的现状 | 第9-10页 |
| 2.2 电子测量仪器的现状 | 第10-12页 |
| 2.3 总线分析仪的技术现状 | 第12-13页 |
| 第1章 系统方案设计 | 第13-21页 |
| 1.1 系统的基本结构 | 第13页 |
| 1.2 系统方案比较 | 第13-14页 |
| 1.3 信号采集方案 | 第14-16页 |
| 1.4 可靠性方案 | 第16-17页 |
| 1.5 计算机接口方案 | 第17-19页 |
| 1.6 技术指标 | 第19页 |
| 1.7 本章小结 | 第19-21页 |
| 第2章 硬件电路设计 | 第21-31页 |
| 2.1 硬件电路框架 | 第21页 |
| 2.2 FPGA电路 | 第21-22页 |
| 2.3 信号采集电路 | 第22-23页 |
| 2.4 USB电路 | 第23-25页 |
| 2.5 电源电路 | 第25-26页 |
| 2.6 看门狗监控电路 | 第26-28页 |
| 2.7 SDRAM电路 | 第28-29页 |
| 2.8 配置电路 | 第29页 |
| 2.9 PCB设计 | 第29-30页 |
| 2.10 本章小结 | 第30-31页 |
| 第3章 系统软件设计 | 第31-53页 |
| 3.1 软件设计框架 | 第31-32页 |
| 3.2 通信协议规约 | 第32-34页 |
| 3.3 数据处理过程 | 第34-35页 |
| 3.4 下位机开发 | 第35-51页 |
| 3.4.1 NiosⅡ SOPC系统构建 | 第35-37页 |
| 3.4.1.1 NiosⅡ软核处理器简介 | 第35-36页 |
| 3.4.1.2 NiosⅡ软核构建 | 第36页 |
| 3.4.1.3 时钟模块设计 | 第36-37页 |
| 3.4.2 NiosⅡ驱动软件开发 | 第37-45页 |
| 3.4.2.1 系统流程 | 第37-38页 |
| 3.4.2.2 信号数据捕获 | 第38-39页 |
| 3.4.2.3 USB FIFO控制 | 第39-43页 |
| 3.4.2.4 触发控制 | 第43-45页 |
| 3.4.3 看门狗监控系统设计 | 第45-48页 |
| 3.4.3.1 三重故障修复机制 | 第45-46页 |
| 3.4.3.2 监控设计流程 | 第46-47页 |
| 3.4.3.3 自可靠性保障措施 | 第47-48页 |
| 3.4.4 USB固件程序开发 | 第48-51页 |
| 3.4.4.1 固件开发流程 | 第48-50页 |
| 3.4.4.2 描述符表 | 第50页 |
| 3.4.4.3 固件程序的实现流程 | 第50-51页 |
| 3.5 上位机开发 | 第51-52页 |
| 3.5.1 USB驱动 | 第51页 |
| 3.5.2 应用程序开发 | 第51-52页 |
| 3.6 本章小结 | 第52-53页 |
| 第4章 下位机调试 | 第53-59页 |
| 4.1 冷板调试 | 第53页 |
| 4.2 上电调试 | 第53-55页 |
| 4.3 软件仿真 | 第55-56页 |
| 4.4 调试经验 | 第56-57页 |
| 4.5 本章小结 | 第57-59页 |
| 第5章 总结与展望 | 第59-61页 |
| 5.1 总结 | 第59页 |
| 5.2 展望 | 第59-61页 |
| 附录1 FPGA电路原理图 | 第61-63页 |
| 附录2 电路实物 | 第63-65页 |
| 附录3 系统调试 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 攻读学位期间承担的科研任务与主要成果 | 第71-73页 |
| 致谢 | 第73-75页 |
| 个人简历 | 第75-76页 |
