| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 电源管理芯片的研究背景 | 第14-15页 |
| 1.2 电源管理芯片的发展趋势及测试环节的挑战 | 第15-18页 |
| 1.3 论文的主要工作与结构安排 | 第18-20页 |
| 第二章 电源管理芯片DC-DC工作机理 | 第20-34页 |
| 2.1 DC-DC转换器 | 第20-21页 |
| 2.2 变压模式 | 第21-28页 |
| 2.2.1 Buck工作机制 | 第21-25页 |
| 2.2.2 Boost工作机制 | 第25-27页 |
| 2.2.3 Buck-boost工作机制 | 第27-28页 |
| 2.3 控制原理 | 第28-34页 |
| 2.3.1 脉宽调制 | 第28-31页 |
| 2.3.2 PFM工作机制 | 第31-34页 |
| 第三章 基于PMIC的DC-DC功能结构分析和测试方案设计 | 第34-48页 |
| 3.1 PMIC芯片功能 | 第34-37页 |
| 3.1.1 PMIC电源状态的划分 | 第34-35页 |
| 3.1.2 PMIC芯片电压转换器 | 第35-37页 |
| 3.1.3 PMIC芯片时钟部分 | 第37页 |
| 3.2 DC-DC模块结构分析 | 第37-39页 |
| 3.3 DC-DC模块电压校准计算 | 第39-42页 |
| 3.4 两点校准 | 第42-43页 |
| 3.5 PMIC芯片的DFT结构设计 | 第43-46页 |
| 3.5.1 芯片的JTAG模块 | 第43-45页 |
| 3.5.2 DC-DC测试相关寄存器 | 第45-46页 |
| 3.6 测试方案制定 | 第46-48页 |
| 第四章 基于ATE的测试环境配置和测试负载板开发 | 第48-66页 |
| 4.1 基于ATE的测试环境配置 | 第48-56页 |
| 4.1.1 V93K测试系统 | 第48-53页 |
| 4.1.2 测试程序调试 | 第53-54页 |
| 4.1.3 测试数据建立 | 第54-56页 |
| 4.2 ATE模拟采样模块配置 | 第56-61页 |
| 4.2.1 波形采样core的配置 | 第57-58页 |
| 4.2.2 测试Clock Domain配置 | 第58-59页 |
| 4.2.3 测试sequencer memory配置 | 第59-60页 |
| 4.2.4 RAMP测试中模拟采样模块的建立 | 第60-61页 |
| 4.3 测试负载板原理图设计 | 第61-66页 |
| 4.3.1 测试负载板的用途 | 第61页 |
| 4.3.2 DC-DC模块的板级电路连接设计 | 第61-64页 |
| 4.3.3 用于并行测试的load rail结构设计 | 第64-66页 |
| 第五章 基于ATE的测试程序开发与结果分析 | 第66-82页 |
| 5.1 DC-DC测试程序的基本配置 | 第66-68页 |
| 5.1.1 DC-DC数据类型的建立 | 第66-67页 |
| 5.1.2 DC-DC板级连接关系的确定 | 第67-68页 |
| 5.2 测试程序设计 | 第68-76页 |
| 5.2.1 测试程序初始状态的配置 | 第68-69页 |
| 5.2.2 DC-DC小电流模式输出电压的测量 | 第69-72页 |
| 5.2.3 DC-DC大电流模式下RAMP测试 | 第72-75页 |
| 5.2.5 校准后DC-DC大电流下RAMP的再次测试 | 第75-76页 |
| 5.3 单个芯片的测试结果分析 | 第76-79页 |
| 5.4 工艺参数发生漂移时的测试结果 | 第79-82页 |
| 第六章 结论与展望 | 第82-84页 |
| 6.1 研究结论 | 第82页 |
| 6.2 研究展望 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |
