| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| Abbreviations | 第13-14页 |
| 1 Introduction | 第14-31页 |
| 1.1 Background context | 第14-15页 |
| 1.2 System description | 第15-16页 |
| 1.3 Sub-converters topology | 第16-23页 |
| 1.3.1 Buck-Boost Converters | 第16页 |
| 1.3.2 LLC Resonant Converters | 第16-23页 |
| 1.3.2.1 Resonant Converters | 第16-18页 |
| 1.3.2.2 Resonant Converters Topologies | 第18-20页 |
| 1.3.2.3 LLC Resonant Converters Topology | 第20-22页 |
| 1.3.2.4 LLC Resonant Converters Control Schemes | 第22-23页 |
| 1.4 Input Voltage Balancing | 第23-25页 |
| 1.5 Distributed Control | 第25-29页 |
| 1.5.1 Network Topology Selection | 第25-28页 |
| 1.5.1.1 Bus Topology | 第25-26页 |
| 1.5.1.2 Star Topology | 第26-27页 |
| 1.5.1.3 Ring Topology | 第27-28页 |
| 1.5.2 Distributed Control Theory | 第28-29页 |
| 1.6 Thesis Objectives and Methodology | 第29-31页 |
| 1.6.1 Buck/Boost Converters Analysis | 第29页 |
| 1.6.2 LLC Resonant Converters Analysis | 第29-31页 |
| 2 Design of the system based on Buck/Boost converters | 第31-52页 |
| 2.1 Introduction | 第31页 |
| 2.2 Steady state small signals model | 第31-33页 |
| 2.3 Output Converter Control Loop Design | 第33-40页 |
| 2.3.1 Control Loop Description | 第33-35页 |
| 2.3.2 Bandwidth Analysis | 第35-38页 |
| 2.3.3 Influence of the Delays on the Bandwidth | 第38-40页 |
| 2.4 Reduction of the Output Converter | 第40-42页 |
| 2.4.1 Output Voltage Loop Reduction | 第41-42页 |
| 2.4.2 Input Voltage Loop Reduction | 第42页 |
| 2.5 Input Converter Control Loop Design | 第42-45页 |
| 2.6 Simulations Results | 第45-51页 |
| 2.6.1 Output Converter Simulation | 第45-48页 |
| 2.6.1.1 Input Current Control Loop | 第45-46页 |
| 2.6.1.2 Output Voltage Control Loop | 第46-48页 |
| 2.6.1.3 Input Voltage Balancing Loop | 第48页 |
| 2.6.2 Input Converter Simulation | 第48-49页 |
| 2.6.3 System Simulation | 第49-51页 |
| 2.7 Conclusion | 第51-52页 |
| 3 Design of the system based on LLC resonant converters | 第52-79页 |
| 3.1 Introduction | 第52页 |
| 3.2 Topology Selection | 第52-57页 |
| 3.2.1 Multiphase LLC Converter | 第52-53页 |
| 3.2.2 Interleaved LLC Converters | 第53-54页 |
| 3.2.3 Interleaved LLC Converters With Overcurrent Protection | 第54-55页 |
| 3.2.4 System Topology | 第55-57页 |
| 3.3 First Harmonic Approximation | 第57-59页 |
| 3.4 Converter Design | 第59-61页 |
| 3.5 SCC Controlled LLC Converter First Harmonic Approximation | 第61-64页 |
| 3.5.1 Switch-Controlled Capacitor Theory | 第61-63页 |
| 3.5.2 SCC Controlled LLC Resonant Converter | 第63-64页 |
| 3.6 Output Converter Control Loop Design | 第64-70页 |
| 3.6.1 Control Loop Description | 第64-66页 |
| 3.6.2 Bandwidth Analysis | 第66-68页 |
| 3.6.3 Influence of the Delays on the Bandwidth | 第68-70页 |
| 3.7 Reduction of the Output Converter | 第70-71页 |
| 3.7.1 Output Voltage Loop Reduction | 第70页 |
| 3.7.2 Input Voltages Balancing Loop Reduction | 第70-71页 |
| 3.8 Input Converter Control Loop Design | 第71-73页 |
| 3.9 Simulation Results | 第73-78页 |
| 3.9.1 Output Converter Simulation | 第73-75页 |
| 3.9.1.1 Output Voltage Control Loop | 第73-74页 |
| 3.9.1.2 Input Voltages Balancing Loop | 第74-75页 |
| 3.9.2 Input Converter Simulation | 第75-76页 |
| 3.9.3 System Simulation | 第76-78页 |
| 3.10 Conclusion | 第78-79页 |
| 4 Concatenated Results | 第79-80页 |
| 5 Conclusion | 第80-82页 |
| Acknowledgements | 第82-83页 |
| Annexes | 第83-86页 |
| Annex 1:Buck/Boost Small Signal Model Bode Plots | 第83-84页 |
| Annex 2:Second Order Cauer method MuPad Script | 第84-85页 |
| Annex 3:LLC First Harmonic Approximation Bode Plots | 第85-86页 |
| References List | 第86-90页 |
