基于FPGA的自适应音频降噪系统设计
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 课题的研究背景及意义 | 第8页 |
| 1.2 降噪技术的发展及现状 | 第8-10页 |
| 1.3 论文的结构安排 | 第10-11页 |
| 第2章 自适应降噪原理及仿真 | 第11-24页 |
| 2.1 自适应滤波器简介 | 第11-12页 |
| 2.2 LMS自适应滤波算法 | 第12-15页 |
| 2.2.1 LMS算法简介 | 第12-14页 |
| 2.2.2 LMS算法的收敛速度和稳态误差 | 第14-15页 |
| 2.3 自适应降噪原理 | 第15-16页 |
| 2.4 自适应降噪系统的MATLAB仿真 | 第16-23页 |
| 2.4.1 LMS算法的仿真与研究 | 第16-19页 |
| 2.4.2 音频信号的自适应降噪仿真 | 第19-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第3章 自适应音频降噪系统的硬件平台 | 第24-31页 |
| 3.1 系统的硬件结构 | 第24页 |
| 3.2 主要硬件介绍 | 第24-30页 |
| 3.2.1 DE2开发板 | 第24-25页 |
| 3.2.2 EP2C35 FPGA | 第25-27页 |
| 3.2.3 音频芯片WM8731 | 第27-28页 |
| 3.2.4 缓存芯片SRAM | 第28-29页 |
| 3.2.5 USB微控制器 | 第29-30页 |
| 3.3 本章小结 | 第30-31页 |
| 第4章 自适应音频降噪系统的设计 | 第31-58页 |
| 4.1 自适应音频降噪系统的总体设计 | 第31-32页 |
| 4.1.1 系统的功能描述 | 第31页 |
| 4.1.2 系统的总体框架 | 第31-32页 |
| 4.2 双通道数据采集模块的设计 | 第32-40页 |
| 4.2.1 芯片配置模块的设计 | 第33-36页 |
| 4.2.2 数据接收模块的设计 | 第36-38页 |
| 4.2.3 数据同步发送模块的设计 | 第38-40页 |
| 4.3 自适应降噪模块的设计 | 第40-47页 |
| 4.3.1 数据的表示方法 | 第40-41页 |
| 4.3.2 乘法器的设计 | 第41-43页 |
| 4.3.3 FIR滤波器的设计 | 第43-45页 |
| 4.3.4 自适应降噪模块的总体设计 | 第45-47页 |
| 4.4 数据缓存及回放模块的设计 | 第47-49页 |
| 4.5 USB2.0音频传输系统的设计 | 第49-57页 |
| 4.5.1 USB数据传输接口的设计 | 第50-52页 |
| 4.5.2 USB固件的设计 | 第52-54页 |
| 4.5.3 上位机软件的设计 | 第54-57页 |
| 4.6 本章小结 | 第57-58页 |
| 第5章 自适应音频降噪系统的性能测试 | 第58-64页 |
| 5.1 系统的Modelsim仿真测试 | 第58-61页 |
| 5.2 系统的实时降噪测试 | 第61-63页 |
| 5.3 本章小结 | 第63-64页 |
| 第6章 总结与展望 | 第64-65页 |
| 6.1 总结 | 第64页 |
| 6.2 展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-68页 |
