基于BM3D算法的图像降噪电路设计和FPGA实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.3 论文研究内容与设计目标 | 第12-13页 |
| 1.3.1 研究内容 | 第13页 |
| 1.3.2 研究目标 | 第13页 |
| 1.4 论文组织结构 | 第13-15页 |
| 第二章 BM3D降噪算法分析 | 第15-33页 |
| 2.1 BM3D算法原理介绍 | 第15-21页 |
| 2.1.1 分组 | 第16-17页 |
| 2.1.2 协同滤波 | 第17-20页 |
| 2.1.3 聚合 | 第20-21页 |
| 2.2 BM3D算法分析及参数选择 | 第21-26页 |
| 2.3 BM3D算法改进 | 第26-29页 |
| 2.3.1 部分模块改进 | 第27-28页 |
| 2.3.2 定点化处理 | 第28页 |
| 2.3.3 Kaiser窗分析 | 第28-29页 |
| 2.4 C模型仿真和质量评估 | 第29-31页 |
| 2.4.1 图像降噪质量评估 | 第29-30页 |
| 2.4.2 改进前后算法仿真比较 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第三章 硬件电路设计 | 第33-51页 |
| 3.1 整体架构设计 | 第33-35页 |
| 3.2 子模块设计 | 第35-49页 |
| 3.2.1 块匹配 | 第35-39页 |
| 3.2.2 Bior1.5变换 | 第39-41页 |
| 3.2.3 硬闽值滤波 | 第41-44页 |
| 3.2.4 聚合计算 | 第44-45页 |
| 3.2.5 归一化 | 第45-46页 |
| 3.2.6 存储单元 | 第46-47页 |
| 3.2.7 控制模块 | 第47-49页 |
| 3.3 本章小结 | 第49-51页 |
| 第四章 电路功能验证及测试 | 第51-61页 |
| 4.1 电路功能验证 | 第51-58页 |
| 4.1.1 验证方法 | 第51页 |
| 4.1.2 模块验证 | 第51-55页 |
| 4.1.3 系统验证 | 第55-56页 |
| 4.1.4 验证结果 | 第56-58页 |
| 4.2 FPGA测试 | 第58-60页 |
| 4.2.1 测试平台搭建 | 第58页 |
| 4.2.2 测试结果及性能分析 | 第58-60页 |
| 4.3 本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 5.1 总结 | 第61页 |
| 5.2 展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |
