一种采用CDS技术的红外读出电路设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题的背景与意义 | 第9-10页 |
| 1.2 红外读出电路的结构和主要参数 | 第10-12页 |
| 1.2.1 红外读出电路的框架结构 | 第10-11页 |
| 1.2.2 红外读出电路的主要参数 | 第11-12页 |
| 1.3 本文的研究内容和设计指标 | 第12页 |
| 1.4 论文的组织结构 | 第12-15页 |
| 第二章 红外读出电路中的噪声和CDS技术 | 第15-23页 |
| 2.1 红外读出电路中的噪声分析 | 第15-17页 |
| 2.1.1 MOS管噪声 | 第15-16页 |
| 2.1.2 KTC噪声 | 第16-17页 |
| 2.1.3 FPN噪声 | 第17页 |
| 2.2 CDS技术的原理分析 | 第17-20页 |
| 2.2.1 CDS技术对MOS管噪声的抑制 | 第18-19页 |
| 2.2.2 CDS技术对KTC噪声的抑制 | 第19-20页 |
| 2.2.3 CDS技术对FPN噪声的抑制 | 第20页 |
| 2.3 CDS技术的实现结构 | 第20-22页 |
| 2.3.1 一种像素级CDS的实现结构 | 第20-21页 |
| 2.3.2 一种列级CDS的实现结构 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 低噪声读出电路的设计与仿真 | 第23-51页 |
| 3.1 整体读出电路的架构设计 | 第23-25页 |
| 3.1.1 读出电路的整体框架设计 | 第23-24页 |
| 3.1.2 读出电路的整体工作时序设计 | 第24-25页 |
| 3.2 CTIA像素单元的设计与仿真 | 第25-30页 |
| 3.2.1 CTIA像素单元的设计 | 第25-28页 |
| 3.2.2 CTIA像素单元的仿真 | 第28-30页 |
| 3.3 CDS列读出级电路的设计与仿真 | 第30-39页 |
| 3.3.1 列读出级CDS电路的设计 | 第30-33页 |
| 3.3.2 列读出级CDS电路的仿真 | 第33-37页 |
| 3.3.3 列运放的设计 | 第37页 |
| 3.3.4 列运放的仿真 | 第37-39页 |
| 3.4 输出缓冲器的设计与仿真 | 第39-40页 |
| 3.4.1 输出缓冲器的设计 | 第39页 |
| 3.4.2 输出缓冲器的仿真 | 第39-40页 |
| 3.5 数字控制电路的设计与仿真 | 第40-45页 |
| 3.5.1 时序控制模块的设计与仿真 | 第40-42页 |
| 3.5.2 控制寄存器模块的设计与仿真 | 第42-43页 |
| 3.5.3 列选控制模块的设计与仿真 | 第43-45页 |
| 3.5.4 输出控制模块的设计与仿真 | 第45页 |
| 3.6 整体电路的仿真验证与分析 | 第45-50页 |
| 3.6.1 整体电路的功能仿真验证 | 第45-47页 |
| 3.6.2 整体电路主要指标的分析 | 第47-49页 |
| 3.6.3 仿真结果与设计指标对比 | 第49-50页 |
| 3.7 本章小结 | 第50-51页 |
| 第四章 版图设计与后仿真 | 第51-59页 |
| 4.1 芯片的版图设计 | 第51-54页 |
| 4.1.1 红外读出电路的版图设计方法与要点 | 第51-52页 |
| 4.1.2 各模块的版图设计 | 第52-53页 |
| 4.1.3 整体版图的布局 | 第53-54页 |
| 4.2 芯片的后仿真 | 第54-57页 |
| 4.3 本章小结 | 第57-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 总结 | 第59页 |
| 5.2 展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
