| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 第一章 引言 | 第14-27页 |
| 1.1 宇宙线物理介绍 | 第15-16页 |
| 1.2 宇宙线探测技术 | 第16-19页 |
| 1.3 LHAASO实验及水切伦科夫探测器阵列 | 第19-21页 |
| 1.3.1 LHAASO实验介绍 | 第19-20页 |
| 1.3.2 LHAASO水切伦科夫探测器阵列 | 第20-21页 |
| 1.4 LHAASO WCDA读出电子学 | 第21-23页 |
| 1.4.1 读出电子学的指标及要求 | 第21-22页 |
| 1.4.2 WCDA读出电子学的结构 | 第22-23页 |
| 1.5 本论文的研究内容与结构安排 | 第23-25页 |
| 参考文献 | 第25-27页 |
| 第二章 大规模物理实验中的时钟同步与数据传输技术调研 | 第27-46页 |
| 2.1 BESⅢ TOF实验 | 第28-30页 |
| 2.2 CNGS中微子实验 | 第30-33页 |
| 2.3 CBM实验 | 第33-36页 |
| 2.4 HAWC实验 | 第36-39页 |
| 2.5 大亚湾中微子实验 | 第39-41页 |
| 2.6 本章小结 | 第41-43页 |
| 参考文献 | 第43-46页 |
| 第三章 WCDA时钟同步与数据传输研究 | 第46-85页 |
| 3.1 WCDA高精度时钟相位同步 | 第47-69页 |
| 3.1.1 WCDA时钟相位同步的挑战与难点 | 第48页 |
| 3.1.2 基于PTP和WR技术的时钟相位同步考虑 | 第48-52页 |
| 3.1.3 往返延时的测量与分配 | 第52-63页 |
| 3.1.3.1 往返延时测量 | 第53-57页 |
| 3.1.3.1.1 粗时间测量 | 第54-55页 |
| 3.1.3.1.2 DDMTD相位测量 | 第55-57页 |
| 3.1.3.2 变温环境下的延时分配方案 | 第57-63页 |
| 3.1.3.2.1 基于延时增量的分配方案 | 第57-59页 |
| 3.1.3.2.2 光纤延时增量研究 | 第59-61页 |
| 3.1.3.2.3 电子学延时增量 | 第61-63页 |
| 3.1.4 相位调节 | 第63-67页 |
| 3.1.4.1 基于FPGA PLL的相位调节 | 第63-65页 |
| 3.1.4.2 基于FPGA GTP的时钟相位调节 | 第65-67页 |
| 3.1.5 兼容White Rabbit的时钟相位同步 | 第67-69页 |
| 3.2 基于TCP/IP协议的高速数据传输 | 第69-81页 |
| 3.2.0 TCP/IP协议介绍 | 第70-71页 |
| 3.2.1 基于MicroBlaze的TCP/IP数据传输 | 第71-74页 |
| 3.2.2 基于SiTCP的TCP/IP数据传输 | 第74-76页 |
| 3.2.3 基于HLS的TCP模块研究 | 第76-81页 |
| 3.2.3.1 HLS简介 | 第76-78页 |
| 3.2.3.2 TCP模块的设计方案 | 第78-81页 |
| 3.2.4 TCP/IP传输方案的比较和总结 | 第81页 |
| 3.3 时钟同步和TCP/IP数据传输的兼容实现 | 第81-82页 |
| 3.4 本章小结 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 第四章 时钟同步与数据传输电子学的硬件实现 | 第85-106页 |
| 4.1 时钟与数据接口电路设计 | 第86-92页 |
| 4.1.1 FPGA的选型与光纤数据传输 | 第87-88页 |
| 4.1.2 DDR3缓存电路 | 第88-89页 |
| 4.1.3 调试电路 | 第89-91页 |
| 4.1.4 PLL时钟扇出电路 | 第91页 |
| 4.1.5 电源电路 | 第91-92页 |
| 4.2 时钟与数据接口逻辑设计 | 第92-102页 |
| 4.2.1 兼容WRPC的时钟同步逻辑 | 第93-97页 |
| 4.2.1.1 相位调节模块 | 第93-95页 |
| 4.2.1.1.1 基于FPGA PLL相位调节模块 | 第93-94页 |
| 4.2.1.1.2 基于GTP的时钟相位调节模块 | 第94-95页 |
| 4.2.1.2 WRPC模块 | 第95-97页 |
| 4.2.2 SiTCP数据传输逻辑 | 第97-98页 |
| 4.2.3 接口桥逻辑 | 第98-99页 |
| 4.2.4 远程逻辑更新 | 第99-100页 |
| 4.2.5 GTP数据与时钟的收发 | 第100-102页 |
| 4.3 基于HLS设计的TCP模块设计 | 第102-104页 |
| 4.4 本章小结 | 第104页 |
| 参考文献 | 第104-106页 |
| 第五章 时钟同步与数据传输电子学系统测试 | 第106-123页 |
| 5.1 测试目的 | 第107-108页 |
| 5.2 基本测试方法 | 第108-110页 |
| 5.2.1 系统测试的主要方法 | 第108页 |
| 5.2.2 测试平台搭建 | 第108-110页 |
| 5.3 时钟性能测试 | 第110-118页 |
| 5.3.1 时钟抖动性能测试 | 第110-111页 |
| 5.3.2 单层WR交换机下的时钟同步性能测试 | 第111-114页 |
| 5.3.2.1 常温下的时钟相位同步性能测试 | 第111-113页 |
| 5.3.2.2 变温下的时钟相位同步性能测试 | 第113-114页 |
| 5.3.3 多层WR交换机下的时钟相位同步测试 | 第114-116页 |
| 5.3.3.1 常温下时钟相位同步性能测试 | 第114页 |
| 5.3.3.2 变温环境下时钟相位同步性能测试 | 第114-116页 |
| 5.3.4 基于GTP时钟相位同步性能测试 | 第116-118页 |
| 5.3.4.1 常温下的时钟相位同步性能测试 | 第116-117页 |
| 5.3.4.2 变温环境下的时钟相位同步性能测试 | 第117-118页 |
| 5.4 TCP/IP数据传输测试 | 第118-120页 |
| 5.4.1 单个FEE的TCP/IP传输测试 | 第118-119页 |
| 5.4.2 多块FEE的TCP/IP传输测试 | 第119-120页 |
| 5.4.3 TCP/IP数据传输的误码率测试 | 第120页 |
| 5.5 基于HLS设计的TCP模块测试 | 第120-121页 |
| 5.5.1 单块FEE数据传输率测试 | 第120-121页 |
| 5.5.2 误码率测试 | 第121页 |
| 5.6 本章小结 | 第121-122页 |
| 参考文献 | 第122-123页 |
| 第六章 总结与展望 | 第123-126页 |
| 6.1 论文总结 | 第124-125页 |
| 6.2 工作展望 | 第125-126页 |
| 附录 LHAASO WCDA时钟与数据接口电路模块照片 | 第126-127页 |
| 攻读学位期间发表的学术论文 | 第127-128页 |
| 致谢 | 第128页 |
