微机准同期并网装置的研究
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-13页 |
| ·课题研究的意义 | 第10页 |
| ·准同期并网装置的发展和成果 | 第10-12页 |
| ·本文主要研究内容 | 第12-13页 |
| 第2章 准同期并网原理以及并网参数测量 | 第13-25页 |
| ·准同期并网原理 | 第13-14页 |
| ·准同期并网条件分析 | 第14-17页 |
| ·电压幅值差的影响 | 第14-15页 |
| ·相角差的影响 | 第15-16页 |
| ·频率差的影响 | 第16-17页 |
| ·准同期并列条件的意义 | 第17页 |
| ·电力系统参数测量方法简述 | 第17-18页 |
| ·采样 | 第18页 |
| ·直流采样法 | 第18页 |
| ·交流采样法 | 第18页 |
| ·硬件测量法 | 第18-19页 |
| ·离散傅里叶变换的加窗校正测量法 | 第19-24页 |
| ·加窗校正法原理 | 第20-22页 |
| ·加窗校正法实验分析 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 并网时机选取及系统参数调节 | 第25-30页 |
| ·导前角的确定 | 第25-26页 |
| ·相角差的预测 | 第26-27页 |
| ·相角差为零时刻的捕捉 | 第27-28页 |
| ·电压和频率调节及转角 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第4章 微机准同期装置硬件设计 | 第30-47页 |
| ·准同期装置设计需求分析 | 第30-31页 |
| ·硬件平台总体设计 | 第31-32页 |
| ·交流变换单元 | 第32页 |
| ·主控制器连接图 | 第32-33页 |
| ·滤波电路模块 | 第33-35页 |
| ·频率差、相角差测量模块 | 第35-36页 |
| ·模拟数字转换模块 | 第36-38页 |
| ·RS-485 模块 | 第38-39页 |
| ·串口拓展模块 | 第39-40页 |
| ·存储器扩展模块 | 第40-41页 |
| ·开关量输入及光隔开出模块 | 第41-42页 |
| ·电源模块 | 第42页 |
| ·面板模块 | 第42-44页 |
| ·实时时钟部分电路设计 | 第44页 |
| ·硬件抗干扰设计 | 第44-46页 |
| ·串模及共模干扰抑制 | 第44-45页 |
| ·μP 监控设计 | 第45-46页 |
| ·EEPROM 模块 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第5章 微机准同期装置软件设计 | 第47-56页 |
| ·KEIL 集成开发环境介绍 | 第47页 |
| ·程序的结构设计 | 第47-49页 |
| ·自检程序设计 | 第49页 |
| ·采样中断程序设计 | 第49-50页 |
| ·参数测量和并网时机捕捉程序设计 | 第50-51页 |
| ·CPU 单元与后台机通信程序设计 | 第51页 |
| ·CPU 单元与面板单元通信程序设计 | 第51-52页 |
| ·面板单元自检程序设计 | 第52-53页 |
| ·面板单元显示程序和键盘扫描程序设计 | 第53-54页 |
| ·软件抗干扰设计 | 第54页 |
| ·装置功能和特点 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 附录 | 第57-60页 |
| 参考文献 | 第60-63页 |
| 攻读硕士学位期间发表的学术论文 | 第63-64页 |
| 致谢 | 第64页 |
