GPS秒脉冲同步数字锁相频率源研究
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-12页 |
| ·课题背景 | 第7页 |
| ·频率合成技术简介 | 第7-9页 |
| ·GPS系统介绍 | 第9-10页 |
| ·本论文的主要研究内容 | 第10-12页 |
| 2 数字锁相技术 | 第12-22页 |
| ·锁相环原理 | 第12-14页 |
| ·数字锁相环 | 第14-15页 |
| ·DDS原理 | 第15-21页 |
| ·DDS基本工作原理 | 第15-17页 |
| ·DDS基本结构 | 第17-18页 |
| ·DDS信号频谱分析 | 第18-20页 |
| ·DDS技术的特点 | 第20-21页 |
| ·本章总结 | 第21-22页 |
| 3 硬件设计 | 第22-31页 |
| ·硬件整体系统设计介绍 | 第22页 |
| ·电源模块设计 | 第22-26页 |
| ·FPGA模块电源设计 | 第24-25页 |
| ·AD9548模块电源设计 | 第25-26页 |
| ·其他部分电源设计 | 第26页 |
| ·FPGA模块设计 | 第26-28页 |
| ·AD9548芯片模块设计 | 第28-29页 |
| ·GPS模块设计 | 第29-30页 |
| ·本章总结 | 第30-31页 |
| 4 同步数字频率源的设计与实现 | 第31-59页 |
| ·AD9548芯片介绍 | 第31-47页 |
| ·系统时钟介绍 | 第32-34页 |
| ·输入参考信号 | 第34-38页 |
| ·数字锁相环(DPLL) | 第38-43页 |
| ·信号分配 | 第43-47页 |
| ·AD9548驱动设计 | 第47-58页 |
| ·AD9548通讯协议介绍 | 第47-49页 |
| ·基于FPGA的AD9548芯片的驱动设计 | 第49-51页 |
| ·AD9548芯片寄存器配置 | 第51-58页 |
| ·本章总结 | 第58-59页 |
| 5 上位机控制频率转换 | 第59-64页 |
| ·上位PC机与FPGA的UART传输 | 第59-61页 |
| ·FPGA处理频率控制信号 | 第61-63页 |
| ·本章总结 | 第63-64页 |
| 6 论文总结 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
