| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-15页 |
| ·课题背景及研究意义 | 第11页 |
| ·锁相环技术的发展史 | 第11-12页 |
| ·国内外发展现状 | 第12-13页 |
| ·本文的主要工作 | 第13-15页 |
| 第2章 锁相环原理 | 第15-28页 |
| ·锁相环的工作原理 | 第15页 |
| ·锁相环的基本组成 | 第15-22页 |
| ·鉴相器（PD） | 第15-16页 |
| ·环路滤波器 | 第16-19页 |
| ·压控振荡器 | 第19-22页 |
| ·锁相环的传递函数 | 第22-24页 |
| ·开环传递函数 | 第22-23页 |
| ·闭环传递函数 | 第23页 |
| ·误差传递函数 | 第23-24页 |
| ·环路的动态方程与跟踪特性 | 第24-25页 |
| ·环路的动态方程 | 第24-25页 |
| ·锁相环的跟踪特性 | 第25页 |
| ·锁相环的动态性能 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 数字锁相环的原理 | 第28-40页 |
| ·数字锁相环的组成 | 第28-36页 |
| ·数字鉴相器 | 第28-33页 |
| ·数字环路滤波器 | 第33-34页 |
| ·数字振荡器(DCO) | 第34-36页 |
| ·数字锁相环的数学模型 | 第36-38页 |
| ·数字鉴相器的数学模型 | 第36-37页 |
| ·数字环路滤波器的数学模型 | 第37页 |
| ·DCO 的数字模型 | 第37-38页 |
| ·数字锁相环的种类 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 锁相环路的研究与设计 | 第40-68页 |
| ·PLL 载波跟踪动态性能与信噪特性 | 第40-44页 |
| ·等效环路噪声带宽 | 第40页 |
| ·信噪比 | 第40-42页 |
| ·载波的动态特性 | 第42-44页 |
| ·最佳环路滤波器 | 第44-49页 |
| ·三阶 3 型锁相环的选取 | 第49-54页 |
| ·稳态误差小 | 第49-51页 |
| ·稳定性好 | 第51-54页 |
| ·基于矩形波数字积分算法的滤波器设计 | 第54-58页 |
| ·矩形波数字积分算法 | 第54-55页 |
| ·基于矩形波数字积分算法滤波器的设计 | 第55-58页 |
| ·基于权值调整的 FLL 辅助 PLL 捕获方法 | 第58-62页 |
| ·鉴频器原理简介 | 第58-59页 |
| ·基于权值调整 FLL 辅助 PLL 方法（FPLL） | 第59-61页 |
| ·锁频环环路的设计 | 第61-62页 |
| ·FLL 辅助 PLL 的环路设计 | 第62-67页 |
| ·高阶锁相环的整体框图 | 第62-64页 |
| ·FLL 与 PLL 门限的选择 | 第64-65页 |
| ·具体参数的求取 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第5章 基于 FPGA 的全数字高阶锁相环设计 | 第68-85页 |
| ·锁相环个数字模块的设计 | 第68-82页 |
| ·FF 计数鉴相器的设计 | 第69-70页 |
| ·数字鉴频器的设计 | 第70-71页 |
| ·门限阀值电路 | 第71页 |
| ·基于矩形波环路滤波器的设计 | 第71-75页 |
| ·K 计数环路滤波器的设计 | 第75-78页 |
| ·数控振荡器(ID 计数器 DCO) | 第78-80页 |
| ·N 分频器 | 第80页 |
| ·高阶全数字锁相环的软件仿真 | 第80-82页 |
| ·FPGA 的简介 | 第82-83页 |
| ·FPGA 工作原理 | 第82页 |
| ·FPGA 芯片结构 | 第82-83页 |
| ·基于 FPGA 的高阶全数字锁相环的验证 | 第83-84页 |
| ·本章小结 | 第84-85页 |
| 结论 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 致谢 | 第88-89页 |
| 攻读硕士期间发表（含录用）的学术论文 | 第89页 |