基于双端口RAM的数据Cache的研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题背景及来源 | 第7-8页 |
| ·Cache概述和研究状况 | 第8-10页 |
| ·论文工作 | 第10-11页 |
| ·论文结构 | 第11-13页 |
| 第二章 双端口数据 Cache设计 | 第13-33页 |
| ·“龙腾R2”微处理器体系结构 | 第13-16页 |
| ·存储管理单元 MMU | 第16-17页 |
| ·双端口数据 Cache基本参数设计 | 第17-21页 |
| ·数据Cache容量 | 第17-18页 |
| ·数据 Cache的行大小 | 第18-19页 |
| ·数据 Cache映射策略 | 第19-20页 |
| ·数据 Cache替换算法 | 第20-21页 |
| ·数据 Cache预取策略 | 第21页 |
| ·数据Cache一致性协议 | 第21-23页 |
| ·双端口RAM单元 | 第23-30页 |
| ·多端口RAM类型 | 第23-24页 |
| ·静态随机存储器 SRAM | 第24-26页 |
| ·双端口SRAM | 第26-28页 |
| ·“龙腾 R2”同步双端口SRAM | 第28-30页 |
| ·小结 | 第30-33页 |
| 第三章 双端口数据 Cache实现 | 第33-45页 |
| ·数据 Cache控制状态机 | 第33-38页 |
| ·侦听端口 | 第33-34页 |
| ·Load、Store和控制操作端口 | 第34-38页 |
| ·其它逻辑实现 | 第38-43页 |
| ·替换逻辑 | 第39-40页 |
| ·输入输出逻辑 | 第40页 |
| ·命中判断逻辑 | 第40-41页 |
| ·存储单元的实现 | 第41-42页 |
| ·预取逻辑设计 | 第42-43页 |
| ·小结 | 第43-45页 |
| 第四章 双端口数据 Cache验证 | 第45-53页 |
| ·验证方法选择 | 第45-47页 |
| ·模块级验证阶段 | 第47-51页 |
| ·模块验证策划 | 第47-48页 |
| ·直接测试 | 第48-49页 |
| ·随机测试 | 第49-50页 |
| ·验证结果 | 第50-51页 |
| ·系统级验证阶段 | 第51页 |
| ·侦听协议验证 | 第51-52页 |
| ·小结 | 第52-53页 |
| 第五章 多端口数据 Cache设计 | 第53-71页 |
| ·多端口Cache | 第53-54页 |
| ·多端口数据 Cache实现方法分析 | 第54-55页 |
| ·16端口数据 Cache设计 | 第55-67页 |
| ·16端口数据 Cache结构模型 | 第55-57页 |
| ·映射策略选择 | 第57-61页 |
| ·替换算法选择 | 第61-62页 |
| ·写回策略选择 | 第62页 |
| ·交叉开关研究 | 第62-65页 |
| ·命中判断设计 | 第65-66页 |
| ·端口冲突解决 | 第66-67页 |
| ·仿真模拟 | 第67-70页 |
| ·模拟环境 | 第67-68页 |
| ·模拟结果 | 第68-70页 |
| ·小结 | 第70-71页 |
| 第六章 结束语 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 发表论文和参加科研情况说明 | 第76-77页 |
| 论文发表情况 | 第76页 |
| 科研工作 | 第76-77页 |
| 致谢 | 第77-78页 |
