摘要 | 第1-7页 |
ABSTRACT | 第7-11页 |
第一章 引言 | 第11-19页 |
·概述 | 第11-12页 |
·主要内容和结构安排 | 第12-13页 |
·数字视频压缩的原理及标准 | 第13-19页 |
·数字视频压缩技术原理 | 第13-16页 |
·数字视频压缩标准 | 第16-19页 |
第二章 H.264视频压缩标准 | 第19-41页 |
·概述 | 第19-21页 |
·熵编码 | 第21-27页 |
·Exp-Golomb码 | 第22-24页 |
·CAVLC | 第24-26页 |
·CABAC | 第26-27页 |
·量化 | 第27-29页 |
·变换 | 第29-30页 |
·帧内预测 | 第30-33页 |
·Intra 16x16帧内预测模式 | 第30-31页 |
·Intra 4x4帧内预测模式 | 第31-32页 |
·色差分量的帧内预测 | 第32-33页 |
·帧内预测的优越性 | 第33页 |
·帧间预测 | 第33-38页 |
·树状结构运动补偿 | 第33-34页 |
·亚像素精度的运动补偿 | 第34-35页 |
·亮度插值算法 | 第35-37页 |
·色度插值算法 | 第37页 |
·基于P帧和B帧的帧间预测 | 第37-38页 |
·环路滤波 | 第38-40页 |
本章小结 | 第40-41页 |
第三章 H.264/AVC编码器及其优化 | 第41-60页 |
·引言 | 第41页 |
·H.264/AVC编码器性能 | 第41-43页 |
·算法复杂度分析 | 第43-45页 |
·编码器的SSE2优化 | 第45-54页 |
·单指令多数据(SIMD)技术 | 第46-47页 |
·MMX指令集 | 第47-48页 |
·SSE指令集 | 第48-52页 |
·SSE2指令集 | 第52-53页 |
·利用SSE2指令集对编码器进行优化 | 第53-54页 |
·编码器芯片设计方法探讨 | 第54-58页 |
·引言 | 第54-55页 |
·视频编码器芯片的设计目标 | 第55-57页 |
·视频编码器芯片系统的架构 | 第57-58页 |
本章小结: | 第58-60页 |
第四章 H.264/AVC解码器中DPB管理部分的软硬件设计 | 第60-85页 |
·引言 | 第60页 |
·视频解码SoC芯片的软硬件划分与架构设计 | 第60-64页 |
·解码器流程概述 | 第60-61页 |
·解码复杂度分析及软硬件划分 | 第61-63页 |
·解码SoC芯片架构 | 第63-64页 |
·DPB管理 | 第64-85页 |
·参考图像列表的初始化 | 第64-71页 |
·图像序号的计算 | 第65-66页 |
·参考图像列表的初始化 | 第66-69页 |
·帧中P和SP片的参考帧列表的初始化 | 第66页 |
·场中P和SP片的参考帧列表的初始化 | 第66-67页 |
·帧模式的B片参考图像列表的初始化 | 第67-68页 |
·场模式的B片参考图像列表的初始化 | 第68-69页 |
·场模式参考帧列表的初始化 | 第69页 |
·参考帧列表的重排序 | 第69-71页 |
·短期参考帧的重排序 | 第70页 |
·长期参考帧的重排序 | 第70-71页 |
·参考图像列表的标记过程 | 第71-73页 |
·flame_num不连续的解码过程 | 第71-72页 |
·参考图像"滑窗"标记过程 | 第72页 |
·参考图像自适应内存控制标记过程 | 第72-73页 |
·DPB管理方式的优化过程 | 第73-84页 |
·DPB构建的过程 | 第73-78页 |
·DPB模块的设计过程 | 第78-79页 |
·DPB模块的软硬件实现过程 | 第79-84页 |
·DPB模块的软件实现过程 | 第79-81页 |
·DPB模块的硬件实现过程 | 第81-84页 |
·DPB模块的优化试验结果 | 第84-85页 |
第五章 视频解码系统的FPGA验证 | 第85-93页 |
·验证方法 | 第85-86页 |
·H.264/AVC解码验证平台的组成 | 第86-88页 |
·H.264/AVC解码验证平台的工作过程 | 第88-90页 |
·H.264/AVC解码验证平台的设计的原则及其注意事项 | 第90-91页 |
·结论 | 第91-93页 |
第6章 结论与展望 | 第93-95页 |
·结论 | 第93页 |
·进一步工作的方向 | 第93-95页 |
致谢 | 第95-96页 |
参考文献 | 第96-97页 |
个人简历 在读期间发表的学术论文与研究成果 | 第97页 |