| 第一章 绪论 | 第1-16页 |
| ·论文研究的背景 | 第11-12页 |
| ·Turbo 码的提出与研究的现状 | 第12-15页 |
| ·本文研究的主要工作内容 | 第15-16页 |
| 第二章 Turbo 码的编码 | 第16-19页 |
| ·Turbo 码编器结构 | 第16-17页 |
| ·分量码的选择 | 第17页 |
| ·交织器的应用 | 第17页 |
| ·删余矩阵 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 Turbo 码的译码器结构与各种算法研究 | 第19-35页 |
| ·MAP 译码算法 | 第20-23页 |
| ·对外信息不同利用引发的不同译码结构 | 第23-27页 |
| ·对数域上的LOG_MAP 算法 | 第27-29页 |
| ·MAX_LOG_MAP 算法 | 第29页 |
| ·VC 环境下各种译码算法性能的对比 | 第29-31页 |
| ·MAX_LOG_MAP 算法的进一步简化和改进 | 第31-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 MAP 译码算法中影响性能的几个关键因素 | 第35-44页 |
| ·交织器对译码性能的影响 | 第35-40页 |
| ·帧长对译码性能的影响 | 第40-41页 |
| ·迭代次数对译码性能的影响 | 第41-42页 |
| ·本章小结 | 第42-44页 |
| 第五章 Turbo 编译码器的FPGA 实现 | 第44-74页 |
| ·FPGA 的结构和特点 | 第44-47页 |
| ·Altera 公司可编程器件的概述 | 第47-49页 |
| ·Turbo 码编译码方案的确定 | 第49-51页 |
| ·Turbo 码编码器模块的实现 | 第51-57页 |
| ·Turbo 码译码算法的实现方案研究 | 第57-72页 |
| ·本章小结 | 第72-74页 |
| 第六章 Turbo 码译码器VHDL 的性能分析 | 第74-78页 |
| ·编译码仿真方案的确立 | 第74页 |
| ·仿真结果的统计和分析 | 第74-77页 |
| ·本章小结 | 第77-78页 |
| 结论 | 第78-84页 |
| 附录1 译码器接收端码字接受与分离控制模块 | 第84-85页 |
| 附录2 分支度量计算模块 | 第85-86页 |
| 附录3 前向状态度量计算模块 | 第86-87页 |
| 附录4 后向状态度量和外信息计算模块 | 第87-88页 |
| 附录5 Turbo码编译码器MAP 算法C 语言仿真程序 | 第88-97页 |