| 第1章 绪论 | 第1-19页 |
| ·研究的目的及意义 | 第9-10页 |
| ·国内外现状分析及发展趋势 | 第10-13页 |
| ·高速数据采集记录系统任务要求 | 第13-14页 |
| ·系统的组成及工作原理 | 第14-17页 |
| ·系统组成 | 第14-15页 |
| ·系统工作原理 | 第15-17页 |
| ·论文的内容及特色 | 第17-19页 |
| 第2章 设计方案分析 | 第19-34页 |
| ·高速数据采集记录装置研制的指导思想 | 第19-20页 |
| ·系统的性能分析 | 第20-22页 |
| ·技术难点及实现途径 | 第22-25页 |
| ·高速率采集的分路实现 | 第22页 |
| ·存储高传输流量的数据 | 第22-23页 |
| ·数据的格式及格式的控制 | 第23-24页 |
| ·相位误差的控制 | 第24页 |
| ·电磁兼容性和信号完整性 | 第24-25页 |
| ·技术实现途径的原则综述 | 第25页 |
| ·系统方案的设计 | 第25-32页 |
| ·系统开发流程 | 第25-28页 |
| ·关键器件的选择 | 第28-32页 |
| ·系统的结构设计 | 第32-34页 |
| 第3章 背板的设计 | 第34-39页 |
| ·背板的任务 | 第34页 |
| ·背板接口的设计 | 第34-36页 |
| ·总线背板的信号定义 | 第36-39页 |
| 第4章 采集控制卡的硬件设计和逻辑控制实现 | 第39-45页 |
| ·采集控制卡的任务 | 第39-40页 |
| ·控制信号的输入及隔离措施 | 第40-41页 |
| ·时钟的输入及电平转换 | 第41-42页 |
| ·中心控制逻辑模块的设计及采集控制信号 START 的生成 | 第42-45页 |
| 第5章 AD 采集卡的设计及数据的采集记录 | 第45-65页 |
| ·AD 采集卡的任务 | 第45-46页 |
| ·逻辑控制模块的设计 | 第46-50页 |
| ·逻辑控制模块的任务 | 第46页 |
| ·FPGA 的配置 | 第46-50页 |
| ·AD 采集模块的设计 | 第50-53页 |
| ·AD9432 的性能与输入/输出特性 | 第50-51页 |
| ·采集电路的设计 | 第51-53页 |
| ·缓存模块的硬件设计及读写时序 | 第53-55页 |
| ·缓存模块的硬件设计 | 第53页 |
| ·启动 AD 采集及FIFO 读写操作 | 第53-55页 |
| ·存储阵列模块的设计及时序控制 | 第55-63页 |
| ·K9F1G08U0A 的读写（编程）特性 | 第55-57页 |
| ·流水式存储阵列的实现 | 第57-58页 |
| ·FLASH 的时序控制 | 第58-63页 |
| ·其它设计细节 | 第63-65页 |
| ·敏感信号的消抖处理 | 第63页 |
| ·AD 采样时钟的状态控制 | 第63-64页 |
| ·时标信号的时刻确定及加入 | 第64-65页 |
| 第6章 USB 控制卡与电源卡的设计 | 第65-68页 |
| ·模式信号的生成 | 第65-66页 |
| ·数据的上传 | 第66页 |
| ·电源卡的设计 | 第66-68页 |
| 第7章 信号完整性分析 | 第68-78页 |
| ·减少接地反弹技术 | 第68-70页 |
| ·接地反弹的发生机制 | 第68-69页 |
| ·接地反弹的改善措施 | 第69-70页 |
| ·降低串扰技术 | 第70-72页 |
| ·串扰的产生 | 第70-71页 |
| ·串扰的降低 | 第71-72页 |
| ·降低反射技术 | 第72-75页 |
| ·反射的产生及其对高速数字系统造成的伤害 | 第72-73页 |
| ·改善反射现象的对策 | 第73-75页 |
| ·PCB 板的布局布线技术 | 第75-78页 |
| 结论 | 第78-79页 |
| 对今后工作的一些设想 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第82-83页 |
| 致谢 | 第83页 |