摘要 | 第1-5页 |
ABSTRACT | 第5-9页 |
第一章 概述 | 第9-15页 |
·本论文的研究背景和意义 | 第9页 |
·国内外的研究现状和发展态势 | 第9-10页 |
·本课题来源 | 第10-11页 |
·本论文的主要研究内容和贡献 | 第11-13页 |
·我所做的工作 | 第13-14页 |
·本论文的结构安排 | 第14-15页 |
第二章 高速数字测试模块信号完整性描述 | 第15-31页 |
·高速数字电路和信号完整性的基本概念[] | 第15页 |
·高速数字电路和信号完整性的问题 | 第15-16页 |
·信号完整性仿真策略 | 第16-17页 |
·本模块信号完整性分析仿真及采取的措施 | 第17-27页 |
·器件的选择 | 第27-29页 |
·常见问题总结 | 第29页 |
·布线后信号完整性仿真 | 第29-30页 |
·本章小结 | 第30-31页 |
第三章 POWERPC 硬件系统设计 | 第31-44页 |
·VIRTEX-II PRO FPGA 的结构及特点 | 第31-32页 |
·POWERPC405 处理器硬核简介 | 第32-33页 |
·CORECONNECT 总线架构 | 第33-34页 |
·开发工具与开发流程简介 | 第34-35页 |
·POWERPC 405 开发流程简述 | 第35-37页 |
·硬件层次结构概述 | 第37-38页 |
·系统地址分配 | 第38-39页 |
·各IP 核接口详述 | 第39-43页 |
·本章小结 | 第43-44页 |
第四章 POWERPC 底层驱动软件设计 | 第44-60页 |
·POWERPC 接口驱动程序 | 第44-49页 |
·POWERPC 功能部分驱动 | 第49-59页 |
·本章小结 | 第59-60页 |
第五章 高速数字模块测试验证 | 第60-70页 |
·测试环境 | 第60页 |
·高速测试模块测试验证 | 第60-68页 |
·本章小结 | 第68-70页 |
第六章 总结和展望 | 第70-72页 |
·全文总结 | 第70-71页 |
·对下一步工作的建议以及未来研究方向 | 第71-72页 |
致谢 | 第72-73页 |
参考文献 | 第73-74页 |
攻读硕士学位期间的研究成果 | 第74-75页 |
附录一:SRAM 布局布线后仿真报告表 | 第75-81页 |
附录二:高速数字测试模块控制命令 | 第81-93页 |