第1章 绪论 | 第1-16页 |
1.1 课题的研究背景 | 第11-12页 |
1.2 课题的来源和主要任务 | 第12页 |
1.3 作者的主要工作及其创新点 | 第12-14页 |
1.3.1 主要工作 | 第12-13页 |
1.3.2 创新点 | 第13-14页 |
1.4 论文的主要内容和安排 | 第14-16页 |
第2章 系统的原理设计 | 第16-23页 |
2.1 系统原理图 | 第16页 |
2.2 本设计中信号处理过程 | 第16-17页 |
2.3 实现本系统的网络层次功能 | 第17-21页 |
2.4 音频和视频信号流的网络参数要求 | 第21-22页 |
2.5 本章小结 | 第22-23页 |
第3章 信号压缩编码处理系统设计 | 第23-33页 |
3.1 ADC部分设计 | 第23-25页 |
3.2 MPEG介绍 | 第25-28页 |
3.2.1 概述 | 第25-26页 |
3.2.2 MPEG-2系统定义 | 第26页 |
3.2.3 PS、TS和 PES的组成和联系 | 第26-28页 |
3.3 压缩编码系统设计 | 第28-32页 |
3.3.1 芯片选择 | 第28页 |
3.3.2 功能特性 | 第28-29页 |
3.3.3 系统框图及其 I~2C设置 | 第29-32页 |
3.4 本章小结 | 第32-33页 |
第4章 嵌入式网络控制系统设计 | 第33-53页 |
4.1 ARM芯片的选择 | 第33-39页 |
4.1.1 概述 | 第33页 |
4.1.2 S3C4510B结构特性 | 第33-34页 |
4.1.3 S3C4510B的系统管理、控制、存储 | 第34-35页 |
4.1.4 以太网控制器工作原理 | 第35-37页 |
4.1.5 S3C4510B与其它芯片连接电路图 | 第37-39页 |
4.2 FLASH存储器扩展 | 第39-42页 |
4.2.1 芯片特点与具体设置 | 第40页 |
4.2.2 FLASH存储器的操作检测 | 第40-42页 |
4.2.3 FLASH与S3C4510B连接电路图设计 | 第42页 |
4.3 SDRAM存储器扩展 | 第42-45页 |
4.3.1 特性及具体配置 | 第42-44页 |
4.3.2 SDRAM存储器与S3C4510B连接电路图设计 | 第44-45页 |
4.4 串行接口电路设计 | 第45页 |
4.5 10M/100M以太网接口电路设计 | 第45-50页 |
4.5.1 物理层芯片特性 | 第45-46页 |
4.5.2 寄存器在本设计中的具体配置 | 第46-48页 |
4.5.3 RTL8208与其他芯片连接电路图 | 第48-50页 |
4.6 功能辅助电路设计 | 第50-52页 |
4.7 系统的 PCB电路板 | 第52页 |
4.8 本章小结 | 第52-53页 |
第5章 MAC及 IP地址设置 | 第53-57页 |
5.1 概述 | 第53页 |
5.2 嵌入式网络设备中 MAC及 IP地址的特点 | 第53-54页 |
5.3 MAC及 IP地址的设置 | 第54-56页 |
5.4 注意事项 | 第56页 |
5.5 本章小结 | 第56-57页 |
第6章 基于嵌入式操作系统的开发 | 第57-63页 |
6.1 概述 | 第57页 |
6.2 uClinux特点 | 第57-58页 |
6.3 基于 socket编写的调试程序 | 第58-61页 |
6.4 基于 VC++和 SOCKET实现与 HTTP服务器通话 | 第61-62页 |
6.5 本章小结 | 第62-63页 |
第7章 软件程序设计部分 | 第63-68页 |
7.1 AKM7工作流程图 | 第63页 |
7.2 本论文初始化和驱动程序的简略代码 | 第63-67页 |
7.3 本章小结 | 第67-68页 |
第8章 系统的 Qos分析 | 第68-72页 |
8.1 概述 | 第68页 |
8.2 压缩编码处理系统的实时性分析 | 第68-69页 |
8.3 嵌入式网络控制系统 Qos分析 | 第69-71页 |
8.3.1 压缩编码方式 | 第69页 |
8.3.2 音/视频信号同步 | 第69-70页 |
8.3.3 数据丢失率 | 第70页 |
8.3.4 信息延迟 | 第70-71页 |
8.3.5 媒体控制软件 | 第71页 |
8.4 本章小节 | 第71-72页 |
结论 | 第72-74页 |
参考文献 | 第74-76页 |
致谢 | 第76-77页 |
攻读硕士学位期间发表论文和取得的科研成果 | 第77页 |