超高速复接器集成电路研究
摘要 | 第1-5页 |
Abstract | 第5-12页 |
第一章 绪论 | 第12-16页 |
·课题背景 | 第12-13页 |
·课题来源 | 第13页 |
·研究内容 | 第13-14页 |
参考文献 | 第14-16页 |
第二章 复接结构 | 第16-26页 |
·引言 | 第16页 |
·串行结构 | 第16-17页 |
·并行结构 | 第17-18页 |
·树型结构 | 第18-19页 |
·组合结构 | 第19页 |
·超高速2:1 复接器 | 第19-22页 |
·超高速4:1 复接器 | 第22-24页 |
·小结 | 第24页 |
参考文献 | 第24-26页 |
第三章 超高速集成电路中的晶体管模型 | 第26-36页 |
·引言 | 第26页 |
·超高速集成电路工艺 | 第26-27页 |
·ED02AH 工艺 | 第27页 |
·晶体管特性 | 第27-35页 |
·直流特性 | 第28-29页 |
·小信号模型 | 第29-31页 |
·大信号模型 | 第31-35页 |
·小结 | 第35页 |
参考文献 | 第35-36页 |
第四章 超高速集成电路中的传输线 | 第36-50页 |
·引言 | 第36页 |
·ED02AH 工艺衬底 | 第36-37页 |
·微带线(MS) | 第37-41页 |
·有效介电常数 | 第37-38页 |
·特征阻抗 | 第38页 |
·色散效应 | 第38-39页 |
·损耗 | 第39-40页 |
·工作频率范围 | 第40-41页 |
·接地共面波导(CPWG) | 第41-43页 |
·耦合微带线(CPCL) | 第43-45页 |
·传输线的终端负载 | 第45-47页 |
·微带线和接地共面波导终端负载 | 第45-46页 |
·耦合微带线终端负载 | 第46-47页 |
·小结 | 第47页 |
参考文献 | 第47-50页 |
第五章 内部提供二倍频时钟的2:1 复接器 | 第50-64页 |
·引言 | 第50页 |
·系统结构 | 第50-51页 |
·电路结构和设计 | 第51-57页 |
·输入缓冲 | 第51页 |
·锁存器和D 触发器 | 第51-52页 |
·选择器 | 第52-53页 |
·倍频电路 | 第53-54页 |
·时钟驱动与输出接口电路 | 第54-55页 |
·数据驱动与输出接口电路 | 第55-57页 |
·版图 | 第57-61页 |
·测试 | 第61-62页 |
·小结 | 第62-63页 |
参考文献 | 第63-64页 |
第六章 2:1 复接器 | 第64-76页 |
·引言 | 第64页 |
·复接结构 | 第64页 |
·电路结构 | 第64-71页 |
·输入接口电路 | 第65-66页 |
·锁存器和D 触发器 | 第66-67页 |
·选择器 | 第67-68页 |
·输出缓冲 | 第68-69页 |
·输出接口电路 | 第69-71页 |
·版图设计 | 第71-73页 |
·测试 | 第73-74页 |
·小结 | 第74页 |
参考文献 | 第74-76页 |
第七章 二倍频器 | 第76-90页 |
·引言 | 第76页 |
·倍频原理 | 第76-78页 |
·电路结构 | 第78-84页 |
·输入接口 | 第78-80页 |
·延迟放大器 | 第80-81页 |
·改进的异或门 | 第81-82页 |
·输出接口 | 第82-84页 |
·版图设计 | 第84-86页 |
·测试 | 第86-87页 |
·小结 | 第87页 |
参考文献 | 第87-90页 |
第八章 80Gb/s 选择器 | 第90-100页 |
·引言 | 第90页 |
·80Gb/s 2:1 复接结构和选择器 | 第90-91页 |
·输入匹配 | 第91-94页 |
·选择器和输出匹配 | 第94-96页 |
·版图和仿真结果 | 第96-98页 |
·小结 | 第98页 |
参考文献 | 第98-100页 |
第九章 结论 | 第100-102页 |
致谢 | 第102-104页 |
攻读博士学位期间已发表论文目录 | 第104-105页 |
详细摘要 | 第105-112页 |
优秀博士学位论文推荐表 | 第112-114页 |
作者简况表 | 第114-115页 |
指导教师简况表 | 第115页 |