| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 1 绪论 | 第10-16页 |
| ·课题的提出 | 第10-11页 |
| ·相关技术的发展和研究现状 | 第11-14页 |
| ·FFT算法的研究现状 | 第11-12页 |
| ·FFT处理器的研究现状 | 第12页 |
| ·FPGA的发展现状 | 第12-13页 |
| ·IP CORE的发展现状 | 第13-14页 |
| ·本论文的研究工作 | 第14-15页 |
| ·论文结构 | 第15-16页 |
| 2 FPGA／CPLD技术 | 第16-29页 |
| ·FPGA／CPLD器件 | 第16-25页 |
| ·FPGA／CPLD器件概述 | 第16-18页 |
| ·FPGA／CPLD器件结构 | 第18-23页 |
| ·查找表的原理与结构 | 第18-19页 |
| ·基于查找表的FPGA的结构 | 第19-21页 |
| ·乘积项的原理与结构 | 第21-22页 |
| ·基于乘积项的CPLD的结构 | 第22-23页 |
| ·FPGA／CPLD性能特点比较分析 | 第23-25页 |
| ·FPGA/CPLD器件的设计流程 | 第25-26页 |
| ·硬件描述语言 | 第26-27页 |
| ·开发软件 | 第27-28页 |
| ·FPGA/CPLD器件运用前景 | 第28-29页 |
| 3 快速傅立叶变换算法研究 | 第29-44页 |
| ·离散傅立叶变换原理及其实现的局限性 | 第29页 |
| ·快速傅立叶变换原理 | 第29-33页 |
| ·组合数的FFT算法--旋转因子算法 | 第33-44页 |
| ·组合数N=r1r2点DFT的快速算法原理 | 第33-36页 |
| ·高组合数FFT算法 | 第36-37页 |
| ·基4、基8FFT算法 | 第37-38页 |
| ·组合数FFT的算法仿真 | 第38-42页 |
| ·DFT的快速算法比较 | 第42-44页 |
| 4 CORDIC算法原理 | 第44-51页 |
| ·一般复数与复指数之间的乘法 | 第44页 |
| ·CORDIC算法实现复数的角度旋转 | 第44-48页 |
| ·旋转角度的分解原理 | 第44-45页 |
| ·旋转角度的特殊角度分解 | 第45-46页 |
| ·迭代公式的简化结构 | 第46-48页 |
| ·流水线CORDIC原理 | 第48-51页 |
| ·CORDIC原理结构 | 第48页 |
| ·流水线CORDIC结构原理 | 第48-51页 |
| 5 高速可扩展FFT处理器的结构设计 | 第51-57页 |
| ·硬件实现FFT的方案原理及方案比较 | 第51-54页 |
| ·硬件实现FFT的方案原理 | 第51-53页 |
| ·FFT的各硬件实现方案比较 | 第53-54页 |
| ·高速可扩展FFT处理器的结构设计 | 第54-57页 |
| ·可扩展FFT处理器的实现方案设计 | 第54-55页 |
| ·DIT-基8FFT的结构设计 | 第55-56页 |
| ·8×4×4点组合数FFT的结构设计 | 第56-57页 |
| 6 可扩展FFT处理器的模块设计 | 第57-85页 |
| ·短点数FFT处理器的模块设计 | 第57-58页 |
| ·8点DIT-基2FFT阵列处理器模块设计 | 第57页 |
| ·4点DIT-基2FFT阵列处理器模块设计 | 第57-58页 |
| ·流水线CORDIC处理器模块设计 | 第58-66页 |
| ·CORDIC处理器的原码实现 | 第58页 |
| ·CORDIC处理器的补码实现 | 第58-66页 |
| ·补码移位器 | 第59-60页 |
| ·加减法的补码运算 | 第60-62页 |
| ·CORDIC方向向量发生单元 | 第62-64页 |
| ·CORDIC迭代运算单元 | 第64-66页 |
| ·流水线读／写RAM模块设计 | 第66-83页 |
| ·RAM的基本结构 | 第66页 |
| ·片外输入数据接口用RAM及其地址发生器 | 第66-69页 |
| ·片内输出数据接口用整序RAM地址发生器 | 第69-71页 |
| ·级与级之间数据混序用流水线读／写RAM地址发生器 | 第71-83页 |
| ·级与级之间数据混序用流水线读／写RAM地址规律 | 第72-83页 |
| ·级与级之间数据混序用流水线读／写RAM地址发生器的设计 | 第83页 |
| ·基于FPGA实现的组合数FFT处理器实验平台设计 | 第83-85页 |
| 7 可扩展FFT处理器各模块仿真及其实验结果分析 | 第85-102页 |
| ·8点FFT阵列处理器的FPGA设计的时序仿真 | 第85-88页 |
| ·CORDIC运算器的FPGA设计的时序仿真 | 第88-89页 |
| ·混序RAM地址发生器的FPGA设计的时序仿真 | 第89-91页 |
| ·8×8点组合数FFT的FPGA设计的时序仿真 | 第91-95页 |
| ·基于FPGA实现的8×8点组合数FFT处理器的实验结果 | 第95-102页 |
| ·FFT功能验证平台 | 第95页 |
| ·8×8点组合数FFT处理器的实验结果及其分析 | 第95-102页 |
| 8 结论与展望 | 第102-104页 |
| ·结论 | 第102页 |
| ·展望 | 第102-104页 |
| 致谢 | 第104-105页 |
| 参考文献 | 第105-107页 |
| 附1: 作者在攻读硕士学位期间发表的论文目录 | 第107-108页 |
