| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 缩略语 | 第5-6页 |
| 目录 | 第6-9页 |
| 1 绪论 | 第9-11页 |
| ·通信代理实现技术背景 | 第9页 |
| ·课题来源和所作的工作 | 第9页 |
| ·论文结构 | 第9-11页 |
| 2 网络处理器IXP1200简述 | 第11-33页 |
| ·IXP1200是一种网络处理器 | 第11-14页 |
| ·网络处理器产生的技术背景 | 第11-13页 |
| ·Intel推出的网络处理器特点 | 第13页 |
| ·网络处理器的应用 | 第13-14页 |
| ·IXP1200结构介绍 | 第14-32页 |
| ·IXP1200概述 | 第14-15页 |
| ·微引擎 | 第15-16页 |
| ·硬件多线程结构 | 第16-17页 |
| ·控制存储器 | 第17页 |
| ·寄存器 | 第17-21页 |
| ·通用目的寄存器 | 第17-18页 |
| ·传输寄存器 | 第18-20页 |
| ·运算器和移位器 | 第20-21页 |
| ·命令FIFO和命令总线裁决器 | 第21页 |
| ·本地控制状态寄存器 | 第21页 |
| ·FBI单元 | 第21-22页 |
| ·Push／Pull引擎接口 | 第22页 |
| ·Scratchpad Memory | 第22页 |
| ·Hash单元 | 第22-23页 |
| ·IX总线接口 | 第23页 |
| ·FBI CSRs | 第23页 |
| ·64-bit双向和32-bit单向IX总线模式 | 第23-24页 |
| ·共享IX总线模式 | 第24页 |
| ·Ready总线及Ready总线编程控制器 | 第24页 |
| ·接收状态机和R-FIFO | 第24-26页 |
| ·发送状态机和T-FIFO | 第26-28页 |
| ·与接收相关的CSR寄存器 | 第28-29页 |
| ·与发送相关的CSR寄存器 | 第29-30页 |
| ·Ready总线控制寄存器 | 第30页 |
| ·DRAM单元 | 第30-31页 |
| ·SRAM单元 | 第31页 |
| ·Push-Pop寄存器 | 第31-32页 |
| ·CAM锁操作 | 第32页 |
| ·小结 | 第32-33页 |
| 3 ARP概要 | 第33-36页 |
| ·ARP原理 | 第33页 |
| ·ARP的分组格式 | 第33-34页 |
| ·ARP在MAC层代理的原理 | 第34页 |
| ·免费ARP | 第34-35页 |
| ·小结 | 第35-36页 |
| 4 基于IXP1200通信代理的设计 | 第36-41页 |
| ·基于IXP1200通信代理的实现需求、意义及目标 | 第36-37页 |
| ·基于IXP1200通信代理设计 | 第37-40页 |
| ·CI单板上运行的软件设计 | 第37-38页 |
| ·分布式处理设计 | 第38-39页 |
| ·重用现有系统体系结构 | 第38页 |
| ·系统的分布式处理 | 第38-39页 |
| ·内部通信设计 | 第39页 |
| ·性能考虑 | 第39页 |
| ·数据结构的设计 | 第39-40页 |
| ·设计通信代理的关键 | 第40页 |
| ·小结 | 第40-41页 |
| 5 基于IXP1200通信代理的实现 | 第41-57页 |
| ·基于IXP1200通信代理实现原理及方式 | 第41-42页 |
| ·模块实现 | 第42-55页 |
| ·概述 | 第42页 |
| ·ARM处理子模块 | 第42-43页 |
| ·微引擎处理子模块 | 第43-52页 |
| ·微引擎处理子模块概述 | 第43-44页 |
| ·接收分片并重组 | 第44-46页 |
| ·处理收到的包 | 第46-49页 |
| ·分片发送 | 第49-52页 |
| ·微引擎编码中常用的指令 | 第52页 |
| ·数据结构及相关描述 | 第52-55页 |
| ·消息格式 | 第52页 |
| ·消息队列 | 第52-53页 |
| ·Freelist缓冲区管理 | 第53-55页 |
| ·内部接口实现 | 第55页 |
| ·小结 | 第55-57页 |
| 6 测试和性能分析 | 第57-61页 |
| ·测试 | 第57-59页 |
| ·性能分析 | 第59-61页 |
| 7 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |