DSP/CPLD在惯性导航中的应用
| 第一章 绪论 | 第1-13页 |
| ·惯性导航系统发展概况 | 第8-9页 |
| ·论文研究的应用背景及必要性 | 第9-10页 |
| ·论文研究的内容与主要工作 | 第10-13页 |
| 第二章 惯性导航系统理论基础 | 第13-30页 |
| ·参考坐标系及参数说明 | 第13-15页 |
| ·惯性导航系统的特点与分类 | 第15-18页 |
| ·捷联式惯性导航系统 | 第18-28页 |
| ·捷联式惯性导航系统的计算框图 | 第18-19页 |
| ·捷联式惯性导航系统的力学编排方程 | 第19-25页 |
| ·捷联式惯性导航系统的四元数法 | 第25-28页 |
| ·组合导航的基本原理 | 第28-30页 |
| 第三章 DSP处理器体系结构综述 | 第30-45页 |
| ·数字信号处理器概述 | 第30-33页 |
| ·数字信号处理器的发展 | 第30-31页 |
| ·数字信号处理器的分类 | 第31-33页 |
| ·数字信号处理器的性能结构 | 第33-37页 |
| ·TMS320VC33高速浮点数字信号处理器 | 第37-45页 |
| ·TMS320VC33DSP芯片的特点 | 第37-38页 |
| ·TMS320VC33DSP芯片主要技术参数 | 第38-39页 |
| ·TMS320VC33芯片CPU结构 | 第39-41页 |
| ·TMS320VC33芯片外部和内部总线 | 第41-43页 |
| ·TMS320VC33芯片外围功能模块 | 第43-45页 |
| 第四章 捷联式惯性导航系统硬件设计 | 第45-68页 |
| ·硬件系统设计过程 | 第45-46页 |
| ·硬件电路的关键性能和功能模块 | 第46-49页 |
| ·硬件数字平台的功能模块图 | 第46页 |
| ·硬件数字平台的关键性能 | 第46-49页 |
| ·硬件电路各模块介绍 | 第49-60页 |
| ·电源模块 | 第49-51页 |
| ·复位及看门狗电路模块 | 第51-52页 |
| ·模数AD与数模DA转换模块 | 第52-54页 |
| ·智能语音处理模块 | 第54-55页 |
| ·外扩存储器模块 | 第55-58页 |
| ·GPS用RS232接口模块 | 第58-59页 |
| ·LED、拨码开关等调试模块 | 第59-60页 |
| ·逻辑译码电路 | 第60-64页 |
| ·CPLD和FPGA逻辑器件特点 | 第60-61页 |
| ·Altera公司的可编程逻辑器件 | 第61-62页 |
| ·MAX+PLUSⅡ硬件编译环境 | 第62-63页 |
| ·可编程逻辑器件的硬件描述语言 | 第63-64页 |
| ·多层高速PCB布局、布线应注意的几个问题 | 第64-68页 |
| ·PCB器件的布局 | 第65-66页 |
| ·PCB板的布线 | 第66-68页 |
| 第五章 捷联式惯性导航系统算法及软件实现 | 第68-88页 |
| ·TMS320VC3X的软件编译环境 | 第68-71页 |
| ·TMS320VC3X的中断机制 | 第71-75页 |
| ·TMS320VC3X的Bootloader机制 | 第75-78页 |
| ·惯性器件的建模和飞行轨迹的数据生成 | 第78-81页 |
| ·陀螺仪、加速度计的数学模型 | 第78-79页 |
| ·飞行轨迹的数据生成 | 第79-81页 |
| ·捷联式惯性导航系统软件联调 | 第81-83页 |
| ·捷联式惯性导航系统测试验证 | 第83-88页 |
| 第六章 总结 | 第88-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-93页 |
| 附录一 主要从事的科研项目 | 第93-94页 |
| 附录二 硬件电路原理图 | 第94-96页 |
| 附录三 硬件PCB物理版面图 | 第96-97页 |
