| 第一章 绪论 | 第1-12页 |
| ·研究背景 | 第8页 |
| ·当今世界ADC的发展趋势 | 第8-10页 |
| ·ADC的电路设计技术 | 第10页 |
| ·工艺技术 | 第10-11页 |
| ·本课题的任务 | 第11-12页 |
| 第二章 模数转换器(ADC)系统结构的选取 | 第12-24页 |
| ·模数转换器(ADC)简介 | 第12-17页 |
| ·A/D转换的一般步骤和采样定理 | 第12-14页 |
| ·ADC的参数 | 第14-17页 |
| ·模数转换器(ADC)结构的选取 | 第17-22页 |
| ·流水线结构ADC | 第17-18页 |
| ·流水线结构ADC与几种典型结构ADC的性能比较 | 第18-22页 |
| ·每级分辨率的选择 | 第22-24页 |
| 第三章 1.5 bit/stage 流水线结构ADC系统设计与分析 | 第24-44页 |
| ·1.5bit/stage 流水线结构ADC的结构及工作原理 | 第24-27页 |
| ·系统结构的优化改进 | 第27-29页 |
| ·非理想因素对系统性能的影响 | 第29-33页 |
| ·增益误差 | 第29-31页 |
| ·子ADC误差 | 第31-32页 |
| ·子DAC误差 | 第32-33页 |
| ·误差校正技术 | 第33-44页 |
| ·数字校正原理 | 第33-40页 |
| ·增益误差校正原理 | 第40-44页 |
| 第四章 1.5 bit/stage 流水线结构ADC典型单元电路设计 | 第44-63页 |
| ·子ADC的设计 | 第44-53页 |
| ·结构的选择与拓扑图 | 第44-45页 |
| ·比较器的设计 | 第45-48页 |
| ·译码电路(DECODER)的设计 | 第48-50页 |
| ·子ADC的具体实现 | 第50-53页 |
| ·子DAC的设计 | 第53-58页 |
| ·子DAC基本原理 | 第53页 |
| ·1.5位子DAC的设计 | 第53-58页 |
| ·子ADC和子DAC的总体性能测试与仿真 | 第58-59页 |
| ·数字校正电路的设计 | 第59-63页 |
| 第五章 结论 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-66页 |
