网络处理器分组转换引擎PTE的研究与设计
| 目录 | 第1-8页 |
| 第一章 绪论 | 第8-14页 |
| ·课题背景及意义 | 第8-10页 |
| ·网络处理器研究应用的现状 | 第10-11页 |
| ·论文主要工作与研制路线 | 第11-12页 |
| ·论文结构 | 第12-14页 |
| 第二章 网络处理器体系结构研究与设计 | 第14-26页 |
| ·网络处理器技术综述 | 第14-15页 |
| ·网络处理器体系结构 | 第15-18页 |
| ·基本结构特点 | 第15-16页 |
| ·功能和特性 | 第16-18页 |
| ·指令集 | 第18页 |
| ·典型网络处理器产品 | 第18-19页 |
| ·Intel IXP1200 | 第18-19页 |
| ·AMCC nP3400 | 第19页 |
| ·一种原型系统设计 | 第19-25页 |
| ·原型系统的概要设计分析 | 第20-23页 |
| ·PTE的设计分析 | 第23-25页 |
| ·上行处理模块 | 第24页 |
| ·下行处理模块 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 分组分类技术研究与实现方案探讨 | 第26-39页 |
| ·分组分类技术综述 | 第26-27页 |
| ·分组分类原理 | 第27-29页 |
| ·分类方案优劣的评判标准 | 第29-30页 |
| ·实现方案探讨 | 第30-38页 |
| ·基于软件的方案 | 第30-34页 |
| ·线性搜索算法 | 第30-31页 |
| ·递归流分类算法 | 第31-32页 |
| ·多元空间搜索算法 | 第32-33页 |
| ·Grid of Tries算法 | 第33-34页 |
| ·其他的分类算法 | 第34页 |
| ·基于硬件的方案 | 第34-37页 |
| ·三重内容可寻址存储器 | 第34-36页 |
| ·基于比特向量的多维范围匹配 | 第36-37页 |
| ·选择最佳方案 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 高速协议引擎的原型设计与实现 | 第39-57页 |
| ·协议引擎方案设计 | 第39-41页 |
| ·实现途径 | 第39-40页 |
| ·设计参数 | 第40页 |
| ·总体设计 | 第40-41页 |
| ·控制逻辑及接口电路设计 | 第41-45页 |
| ·基于CAM的搜索引擎设计实现 | 第45-52页 |
| ·CAM的工作原理 | 第46-47页 |
| ·用APEX系列FPGA实现CAM | 第47-49页 |
| ·用Virtex系列FPGA实现CAM | 第49-52页 |
| ·性能评价 | 第52-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 高速协议引擎的进一步研究 | 第57-66页 |
| ·协议引擎在网络处理器中的应用 | 第57-62页 |
| ·多任务及多线程机制 | 第57-58页 |
| ·快通路与慢通路的设计体系 | 第58-60页 |
| ·网络数据处理流程 | 第60-61页 |
| ·软件与硬件的配合问题 | 第61-62页 |
| ·进一步研究需解决的若干问题 | 第62-65页 |
| ·可编程性 | 第62-63页 |
| ·能适应千兆网发展的需要 | 第63-64页 |
| ·深层数据处理能力 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 结束语 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-73页 |
