| 第一章 绪论 | 第1-18页 |
| 1．1． 课题的背景和意义 | 第11-14页 |
| 1．2． 低功耗设计研究的现状 | 第14-16页 |
| 1．3． 研究内容和创新点概要 | 第16-17页 |
| 1．4． 论文结构 | 第17-18页 |
| 第二章 低功耗设计综述 | 第18-28页 |
| 2．1． CMOS电路的功耗模型 | 第18-20页 |
| 2．2． 功耗估计的基本模型 | 第20-21页 |
| 2．3． EnergyEfficiency的度量标准 | 第21-26页 |
| 2．3．1． EDP | 第22页 |
| 2．3．2． PDP | 第22-23页 |
| 2．3．3． 处理器能量效率度量 | 第23-26页 |
| 2．4． 小结 | 第26-28页 |
| 第三章 低功耗设计方法及设计流程 | 第28-61页 |
| 3．1． 低功耗设计方法综述 | 第28-30页 |
| 3．2． 电路级低功耗设计方法 | 第30-36页 |
| 3．2．1． 逻辑类型的选择 | 第30-34页 |
| 3．2．1．1． 动态CMOS逻辑 | 第30-32页 |
| 3．2．1．2． 传输门逻辑 | 第32-34页 |
| 3．2．2． 降低电容 | 第34-35页 |
| 3．3．1．1． 按比例缩小工艺 | 第34页 |
| 3．3．1．2． 在版图设计中降低电容 | 第34-35页 |
| 3．2．3． 降低电压和频率 | 第35-36页 |
| 3．3． 门级低功耗设计方法 | 第36-40页 |
| 3．3．1． 单元库映射 | 第36-37页 |
| 3．3．2． 改变单元尺寸 | 第37-38页 |
| 3．3．3． 插入缓冲器 | 第38页 |
| 3．3．4． 调整相位 | 第38-39页 |
| 3．3．5． 管脚置换 | 第39页 |
| 3．3．6． 因式化简 | 第39-40页 |
| 3．4． 寄存器传输级低功耗设计方法 | 第40-48页 |
| 3．4．1． 门控时钟 | 第40-44页 |
| 3．4．1．1． 门控时钟单元 | 第42页 |
| 3．4．1．2． 添加门控时钟后电路的可测性 | 第42-43页 |
| 3．4．1．3． 全局门控时钟 | 第43-44页 |
| 3．4．2． 存储单元分区访问 | 第44-45页 |
| 3．4．3． 操作数分离 | 第45-46页 |
| 3．4．4． 预计算 | 第46-47页 |
| 3．4．5． 操作树变形 | 第47-48页 |
| 3．5． 结构和算法级低功耗设计方法 | 第48-57页 |
| 3．5．1． 采用并行结构 | 第48-50页 |
| 3．5．2． 采用流水线 | 第50-52页 |
| 3．5．3． 优化编码风格 | 第52-53页 |
| 3．5．4． 异步电路结构 | 第53-55页 |
| 3．5．5． 动态电压缩小 | 第55-57页 |
| 3．6． 功耗优化和分析工具 | 第57-59页 |
| 3．7． 采用HDL的低功耗设计流程 | 第59-60页 |
| 3．8． 小结 | 第60-61页 |
| 第四章 低功耗译码部件设计 | 第61-74页 |
| 4．1． NCS2000的基本结构框架 | 第61-62页 |
| 4．2． NCS2000译码器的设计 | 第62-66页 |
| 4．2．1． NCS2000的指令结构和译码器读入电路 | 第62-64页 |
| 4．2．2． 译码器的结构 | 第64-65页 |
| 4．2．3． 译码状态机的设计 | 第65-66页 |
| 4．3． 已译码队列的精确访问控制设计 | 第66-68页 |
| 4．3．1． 已译码队列的组成 | 第66-67页 |
| 4．3．2． 精确控制访问的实现 | 第67-68页 |
| 4．3．3． 结果统计 | 第68页 |
| 4．4． 已译码队列的门控时钟设计 | 第68-72页 |
| 4．4．1． 内嵌时钟平衡单元设计 | 第69-71页 |
| 4．4．2． 统计结果 | 第71-72页 |
| 4．5． 译码逻辑的设计 | 第72-73页 |
| 4．6． 小结 | 第73-74页 |
| 第五章 微程序部件的设计 | 第74-90页 |
| 5．1． NCS2000微程序部件的体系结构 | 第74-77页 |
| 5．1．1． 输入地址选择 | 第75-76页 |
| 5．1．2． 指令拼接电路 | 第76-77页 |
| 5．2． 微程序ROM的分区设计 | 第77-79页 |
| 5．3． 下地址转移逻辑中堆栈的优化设计 | 第79-84页 |
| 5．3．1． 下地址转移逻辑的基本结构 | 第79-83页 |
| 5．3．2． 堆栈的功耗优化设计 | 第83-84页 |
| 5．4． 微程序优化编码的研究 | 第84-89页 |
| 5．4．1． NCS2000的微指令集 | 第85-86页 |
| 5．4．2． 微程序ROM的结构 | 第86-87页 |
| 5．4．3． 低功耗考虑的NCS2000微指令编码 | 第87-89页 |
| 5．5． 小结 | 第89-90页 |
| 第六章 运算器的设计 | 第90-106页 |
| 6．1． NCS2000运算器的基本结构 | 第90-93页 |
| 6．1．1． 乘法控制状态机 | 第91-92页 |
| 6．1．2． 除法控制状态机 | 第92-93页 |
| 6．2． 低功耗加法器研究 | 第93-98页 |
| 6．2．1． 各种加法器结构的分析 | 第94-95页 |
| 6．2．2． 加法器性能参数分析 | 第95-96页 |
| 6．2．3． 加法器的实现 | 第96-97页 |
| 6．2．4． 结果统计 | 第97-98页 |
| 6．3． 移位寄存器的设计 | 第98-102页 |
| 6．3．1． 移位寄存器的结构 | 第98-100页 |
| 6．3．2． 移位指令的分析 | 第100-101页 |
| 6．3．3． 移位器实现结构 | 第101-102页 |
| 6．3．4． 结果统计 | 第102页 |
| 6．4． 动态操作数交换 | 第102-105页 |
| 6．4．1． 动态操作数交换电路结构 | 第103-104页 |
| 6．4．2． 结果统计 | 第104-105页 |
| 6．5． 小结 | 第105-106页 |
| 第七章 有限状态机的低功耗设计技术 | 第106-115页 |
| 7．1． 有限状态机的描述 | 第106-107页 |
| 7．2． 有限状态机的低功耗设计方法 | 第107-109页 |
| 7．2．1． 控制状态编码 | 第107-108页 |
| 7．2．2． 门控FSM | 第108-109页 |
| 7．2．3． 选择时钟FSM | 第109页 |
| 7．2．4． 垂直状态分解法 | 第109页 |
| 7．3． 状态分解法 | 第109-113页 |
| 7．3．1． 有限状态机分解原理 | 第110-112页 |
| 7．3．2． 低功耗的状态分解 | 第112-113页 |
| 7．4． 译码状态机设计 | 第113-114页 |
| 7．5． 小结 | 第114-115页 |
| 第八章 结论 | 第115-117页 |
| 致谢 | 第117-118页 |
| 参考文献 | 第118-124页 |
| 攻读博士学位期间参加的科研工作及发表的学术论文 | 第124-125页 |
