神经网络的FPGA实现及其在网络拥塞控制中的应用
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-7页 |
| 第一章 引论 | 第7-11页 |
| ·研究的内容和意义 | 第7-8页 |
| ·神经网络实现技术 | 第8-10页 |
| ·主要任务和创新点 | 第10-11页 |
| 第二章 人工神经网络理论基础 | 第11-16页 |
| ·单神经元理论模型 | 第11页 |
| ·神经网络模型 | 第11-13页 |
| ·误差回传神经网络 | 第13-15页 |
| ·激活函数特性 | 第15-16页 |
| 第三章 基于网络拥塞控制的神经网络构造 | 第16-24页 |
| ·网络拥塞问题发生的原因 | 第16-17页 |
| ·拥塞控制方法 | 第17-18页 |
| ·BP 网络的性能分析 | 第18-19页 |
| ·神经网络结构确定 | 第19-22页 |
| ·训练方法改进 | 第22-24页 |
| 第四章 EDA 技术及FPGA 应用 | 第24-31页 |
| ·EDA 技术及其发展 | 第24-25页 |
| ·VHDL 语言 | 第25页 |
| ·FPGA 结构和特点 | 第25-26页 |
| ·QUARTUSII 设计流程 | 第26-30页 |
| ·QUARTUSII 支持多种EDA 工具 | 第30-31页 |
| 第五章 控制器硬件实现方法研究和比较 | 第31-65页 |
| ·结构框图和模块划分 | 第31页 |
| ·接口模块设计 | 第31-35页 |
| ·手工编码设计 | 第35-52页 |
| ·基于模型的设计 | 第52-62页 |
| ·传统代码设计与基于模型设计之比较 | 第62-65页 |
| 第六章 仿真、验证和结果分析 | 第65-69页 |
| ·HDL 协同仿真 | 第65-67页 |
| ·使用FPGA 快速验证算法原型 | 第67-69页 |
| 第七章 总结和展望 | 第69-71页 |
| ·本文主要完成的工作 | 第69-70页 |
| ·后续工作的展开 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附录 | 第75-77页 |
| 攻读学位期间取得的研究成果 | 第77-79页 |
| 附件 | 第79页 |
