非递归数字滤波器（FIR）的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-10页 |
| ·课题背景 | 第7页 |
| ·研究意义 | 第7页 |
| ·国内外研究现状及存在的问题 | 第7-8页 |
| ·主要研究内容 | 第8页 |
| ·内容安排 | 第8-10页 |
| 第二章 基于DA的FIR 滤波器优化设计 | 第10-19页 |
| ·数字滤波器原理及其设计方法 | 第10-13页 |
| ·数字滤波器的基本原理 | 第10-11页 |
| ·数字滤波器的分类 | 第11页 |
| ·FIR 滤波器的理论 | 第11-12页 |
| ·FIR 滤波器的基本结构 | 第12-13页 |
| ·FIR 滤波器的基本设计方法 | 第13页 |
| ·基于DA 算法的FIR 数字滤波器优化设计 | 第13-17页 |
| ·DA 算法概述 | 第13-16页 |
| ·串行形式的分布式算法 | 第16页 |
| ·并行形式的分布式算法 | 第16-17页 |
| ·改进DA 算法的FIR 数字滤波器设计 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 基于CSD编码的FIR 滤波器优化设计 | 第19-27页 |
| ·CSD 编码理论 | 第19页 |
| ·CSD 编码设计 | 第19-21页 |
| ·乘法器的优化 | 第19页 |
| ·通过CSD 编码优化乘法器实现 | 第19-21页 |
| ·CSD 编码设计的伪代码 | 第21-22页 |
| ·基于CSD 编码的FIR 数字滤波器优化设计 | 第22-26页 |
| ·设计过程 | 第22-24页 |
| ·CSD 试验结果与数据分析 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第四章 基于FPGA的FIR 滤波器硬件设计 | 第27-52页 |
| ·器件介绍和系统环境 | 第27-29页 |
| ·Virtex 系列器件结构及其特点 | 第27-28页 |
| ·开发工具简介 | 第28-29页 |
| ·FPGA 系统设计与开发原理 | 第29-31页 |
| ·FPGA 系统设计流程 | 第29-30页 |
| ·FPGA 硬件设计与开发原理 | 第30-31页 |
| ·FPGA 软件设计与开发原理 | 第31页 |
| ·基于FPGA 的FIR 数字滤波器设计 | 第31-46页 |
| ·方案确定 | 第32页 |
| ·系数确定 | 第32-34页 |
| ·FIR 滤波器模块划分 | 第34-35页 |
| ·FIR 滤波器输入模块 | 第35-39页 |
| ·FIR 滤波器乘法模块 | 第39-41页 |
| ·乘法模块误差缺陷及其解决方法 | 第41-43页 |
| ·FIR 滤波器控制模块 | 第43-44页 |
| ·FIR 滤波器输出模块 | 第44-45页 |
| ·FIR 滤波器的综合仿真 | 第45页 |
| ·FIR 滤波器综合测试与分析 | 第45-46页 |
| ·FIR 滤波器的配置与测试 | 第46-51页 |
| ·FPGA 配置 | 第46-48页 |
| ·测试系统的组成 | 第48页 |
| ·实验电路 | 第48-50页 |
| ·实验结果与分析 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第五章 基于FPGA 的FIR 可重构性设计 | 第52-59页 |
| ·可重构的概念 | 第52页 |
| ·可重构的分类 | 第52-53页 |
| ·基于FPGA 的可重构技术 | 第53-54页 |
| ·FPGA 可重构技术原理 | 第53-54页 |
| ·FPGA 可重构技术分类 | 第54页 |
| ·FPGA可重构技术应用 | 第54-55页 |
| ·基于FPGA 的FIR 可重构设计 | 第55-58页 |
| ·重构FPGA 系统设计流程 | 第55-56页 |
| ·FIR 可重构设计思想 | 第56页 |
| ·FIR 可重构设计流程 | 第56-57页 |
| ·FIR 可重构设计界面 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 优化Ip核生成工具 | 第59-65页 |
| ·IP 核概述 | 第59页 |
| ·目前IP 核配置缺陷 | 第59-60页 |
| ·IP 核配置缺陷解决方案 | 第60-61页 |
| ·IP 核配置缺陷解决方案实例 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 第七章 结束语 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第70页 |
