高速A/D转换器的关键电路及可测性设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第1章 绪论 | 第16-21页 |
| 1.1 研究背景与意义 | 第16页 |
| 1.2 国内外A/D转换器研究现状 | 第16-19页 |
| 1.3 A/D转换器的可测性发展与研究现状 | 第19页 |
| 1.4 本文的主要工作及组织架构 | 第19-21页 |
| 第2章 A/D转换器的原理及性能指标 | 第21-29页 |
| 2.1 A/D转换器的原理 | 第21-23页 |
| 2.2 A/D转换器的性能指标 | 第23-25页 |
| 2.2.1 A/D转换器的静态指标 | 第23-24页 |
| 2.2.2 A/D转换器的动态指标 | 第24-25页 |
| 2.3 常见A/D转换器的架构 | 第25-28页 |
| 2.3.1 全并行A/D转换器 | 第25-26页 |
| 2.3.2 折叠插值A/D转换器 | 第26-27页 |
| 2.3.3 流水线A/D转换器 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 8位折叠插值A/D转换器的关键电路设计 | 第29-60页 |
| 3.1 折叠插值A/D转换器设计的整体考虑 | 第29-34页 |
| 3.1.1 本文折叠插值A/D转换器的架构 | 第30-31页 |
| 3.1.2 内插折叠的作用及原理 | 第31-33页 |
| 3.1.3 核心量化通路时序 | 第33-34页 |
| 3.2 高精度参考电阻串的设计 | 第34-36页 |
| 3.2.1 参考电阻串的结构 | 第34-35页 |
| 3.2.2 馈通效应及减小方法 | 第35-36页 |
| 3.3 带平均电阻网络的预放大器设计 | 第36-44页 |
| 3.3.1 预放大器的带宽计算 | 第37页 |
| 3.3.2 减小预放大级失调电压的方法 | 第37-42页 |
| 3.3.3 边界效应的处理 | 第42-44页 |
| 3.4 折叠器的设计 | 第44-47页 |
| 3.4.1 折叠器的原理 | 第44-47页 |
| 3.4.2 折叠器的失调误差 | 第47页 |
| 3.5 级间放大器与内插电路的设计 | 第47-50页 |
| 3.6 比较器 | 第50-54页 |
| 3.6.1 比较器的结构与选择 | 第51-52页 |
| 3.6.2 比较器的设计和仿真 | 第52-54页 |
| 3.7 低温漂的基准电路设计 | 第54-58页 |
| 3.8 整体的仿真结果 | 第58-59页 |
| 3.9 本章小结 | 第59-60页 |
| 第4章 折叠插值A/D转换器的可测性设计 | 第60-71页 |
| 4.1 可测性设计概述 | 第60页 |
| 4.2 本文可测试设计的架构及SPI电路设计 | 第60-63页 |
| 4.3 FSR电路的测试及原理 | 第63-68页 |
| 4.4 前台校准向量的测试 | 第68-69页 |
| 4.5 数字校准模块的测试 | 第69-70页 |
| 4.6 编码电路的测试 | 第70页 |
| 4.7 本章小结 | 第70-71页 |
| 第5章 总结与展望 | 第71-73页 |
| 5.1 总结 | 第71-72页 |
| 5.2 展望 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第76-77页 |
