| 摘要 | 第9-10页 |
| ABSTRCAT | 第10页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 课题背景及研究意义 | 第11-12页 |
| 1.1.1 课题来源 | 第11页 |
| 1.1.2 研究背景与意义 | 第11-12页 |
| 1.2 国内外研究历史及现状 | 第12-18页 |
| 1.2.1 数字阵列雷达国内外发展状况 | 第12-15页 |
| 1.2.2 目标检测技术国内外发展状况 | 第15-17页 |
| 1.2.3 信号处理系统的发展现状 | 第17-18页 |
| 1.3 论文主要工作及研究内容 | 第18-19页 |
| 第二章 主被动一体化目标检测算法 | 第19-43页 |
| 2.1 引言 | 第19页 |
| 2.2 主被动一体化数字阵列雷达工作模式 | 第19-20页 |
| 2.3 动目标检测方法 | 第20-27页 |
| 2.3.1 脉冲多普勒处理 | 第21-23页 |
| 2.3.2 基于Keystone快速变换的长时间积累算法 | 第23-27页 |
| 2.4 辐射源目标探测 | 第27-42页 |
| 2.4.1 MUSIC算法基本原理 | 第28-37页 |
| 2.4.2 和差波束基本原理 | 第37-42页 |
| 2.5 本章小结 | 第42-43页 |
| 第三章 基于多核DSP的处理器阵列系统设计 | 第43-58页 |
| 3.1 引言 | 第43-44页 |
| 3.2 雷达信号处理系统需求分析 | 第44-45页 |
| 3.3 处理器阵列总体设计方案 | 第45-50页 |
| 3.3.1 系统拓扑结构及架构方案 | 第45-46页 |
| 3.3.2 串行互连方案设计 | 第46-48页 |
| 3.3.3 核心处理器选择 | 第48-50页 |
| 3.4 处理器阵列的硬件组成 | 第50-57页 |
| 3.4.1 系统的硬件结构 | 第50-52页 |
| 3.4.2 主控模块板 | 第52-53页 |
| 3.4.3 基于TMS320C6678阵列处理模块板 | 第53-57页 |
| 3.5 处理器阵列的总体性能 | 第57页 |
| 3.6 本章小结 | 第57-58页 |
| 第四章 基于处理器阵列的实时目标检测 | 第58-82页 |
| 4.1 引言 | 第58页 |
| 4.2 动目标检测算法实现 | 第58-65页 |
| 4.2.1 探测距离与积累时间分析 | 第59-60页 |
| 4.2.2 基于脉冲多普勒处理的动目标检测 | 第60-62页 |
| 4.2.3 基于Keystone快速变换的长时间积累动目标检测 | 第62-64页 |
| 4.2.4 动目标检测在处理器阵列上的实现 | 第64-65页 |
| 4.3 辐射源目标探测技术实现 | 第65-74页 |
| 4.3.1 MUSIC算法的工程化实现 | 第65-72页 |
| 4.3.2 辐射源探测的快速实现方法 | 第72-74页 |
| 4.3.3 辐射源探测在处理器阵列上的实现 | 第74页 |
| 4.4 TMS320C6678处理器优化方法 | 第74-81页 |
| 4.4.1 编译器优化 | 第74-76页 |
| 4.4.2 代码优化 | 第76-81页 |
| 4.5 本章小结 | 第81-82页 |
| 第五章 结束语 | 第82-84页 |
| 5.1 工作总结 | 第82页 |
| 5.2 工作展望 | 第82-84页 |
| 致谢 | 第84-86页 |
| 参考文献 | 第86-89页 |
| 作者在学期间取得的学术成果 | 第89页 |
