| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-23页 |
| 1.1 研究工作的背景与意义 | 第14页 |
| 1.2 60GHz系统发展历史 | 第14-18页 |
| 1.3 60GHz系统发展现状 | 第18-21页 |
| 1.4 本论文的结构安排 | 第21-23页 |
| 第二章 60GHz系统及采用的硬件概述 | 第23-33页 |
| 2.1 引言 | 第23页 |
| 2.2 IEEE 802.11ad标准的介绍 | 第23-25页 |
| 2.3 SDRAM简介 | 第25-27页 |
| 2.4 FPGA简介 | 第27-31页 |
| 2.4.1 CLBs | 第28-29页 |
| 2.4.2 时钟资源 | 第29页 |
| 2.4.3 DSP资源 | 第29-30页 |
| 2.4.4 IO资源 | 第30页 |
| 2.4.5 块状RAM | 第30-31页 |
| 2.5 DAC简介 | 第31-32页 |
| 2.6 本章小结 | 第32-33页 |
| 第三章 60GHz发送端关键技术实现 | 第33-63页 |
| 3.1 60GHz系统发射端的总体介绍 | 第33页 |
| 3.2 系统的硬件架构 | 第33-35页 |
| 3.3 SDRAM控制器的实现 | 第35-36页 |
| 3.4 发射机组帧与调制模块的设计与实现 | 第36-43页 |
| 3.4.1 SC PHY前导码的组帧 | 第36-37页 |
| 3.4.2 SC PHY Header的组帧 | 第37-38页 |
| 3.4.3 SC PHY数据块的组帧 | 第38页 |
| 3.4.4 CRC校验模块的设计与实现 | 第38-39页 |
| 3.4.5 并行扰码器（scrambler）的设计与实现 | 第39-41页 |
| 3.4.6 数据调制与 π/2 旋转的实现 | 第41-43页 |
| 3.5 上采样成形滤波器的设计与实现 | 第43-51页 |
| 3.5.1 滤波器抽头系数的确定 | 第43-44页 |
| 3.5.2 滤波器的实现结构的设计 | 第44-47页 |
| 3.5.3 滤波器的系数定标 | 第47-48页 |
| 3.5.4 滤波器的实现 | 第48-51页 |
| 3.6 DAC子板的调试与接.实现 | 第51-61页 |
| 3.6.1 DAC子板的时钟部分的接口设计 | 第52-54页 |
| 3.6.2 模拟输出的控制部分接口设计 | 第54-56页 |
| 3.6.3 DAC接口程序的设计与实现 | 第56-60页 |
| 3.6.4 DAC子板的硬件调试 | 第60页 |
| 3.6.5 DAC子板的电源部分调试 | 第60-61页 |
| 3.6.6 上板调试 | 第61页 |
| 3.7 本章小结 | 第61-63页 |
| 第四章 设计验证与性能分析 | 第63-74页 |
| 4.1 系统各模块的设计验证 | 第63-72页 |
| 4.1.1 SDRAM控制器与硬件电路的板上测试与验证 | 第63-64页 |
| 4.1.2 组帧与调制模块的验证 | 第64-67页 |
| 4.1.3 成型滤波器模块的验证 | 第67-71页 |
| 4.1.4 DAC子板与接.程序的验证 | 第71-72页 |
| 4.2 资源占用的分析 | 第72-73页 |
| 4.3 本章小结 | 第73-74页 |
| 第五章 全文总结与展望 | 第74-75页 |
| 5.1 全文总结 | 第74页 |
| 5.2 后续工作展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻读硕士学位期间取得的成果 | 第78-79页 |
| 学位论文答辩后勘误修订说明表 | 第79-80页 |