| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-27页 |
| 1.1 信道编码发展历程 | 第17-21页 |
| 1.1.1 经典线性分组码 | 第17-18页 |
| 1.1.2 卷积码 | 第18-19页 |
| 1.1.3 现代编码理论的发展 | 第19页 |
| 1.1.4 容量可达编码的发展 | 第19-20页 |
| 1.1.5 无速率码的提出与发展 | 第20-21页 |
| 1.2 无速率Spinal码及其研究现状 | 第21-22页 |
| 1.3 Spinal码存在的问题 | 第22-23页 |
| 1.4 本文的研究内容 | 第23-24页 |
| 1.5 论文的结构安排 | 第24-27页 |
| 第二章 无速率Spinal码原理 | 第27-41页 |
| 2.1 无速率Spinal码的编码 | 第27-33页 |
| 2.1.1 无速率Spinal码的hash函数 | 第27-28页 |
| 2.1.2 无速率Spinal码的编码结构 | 第28-33页 |
| 2.2 无速率Spinal码的译码处理 | 第33-37页 |
| 2.2.1 Spinal码的树结构 | 第34页 |
| 2.2.2 Spinal码的ML译码 | 第34-36页 |
| 2.2.3 Spinal码的截断译码 | 第36页 |
| 2.2.4 Spinal码的Bubble译码 | 第36-37页 |
| 2.2.5 截断译码与Bubble译码的选择 | 第37页 |
| 2.2.6 译码校验与反馈 | 第37页 |
| 2.3 无速率Spinal码的打孔传输 | 第37-38页 |
| 2.4 Spinal码的仿真性能 | 第38-39页 |
| 2.5 本章小结 | 第39-41页 |
| 第三章 无速率Spinal码的前向堆栈译码算法 | 第41-55页 |
| 3.1 引言 | 第41-42页 |
| 3.2 Spinal码的堆栈译码算法 | 第42-46页 |
| 3.2.1 Spinal码的树结构回顾与译码路径定义 | 第42页 |
| 3.2.2 Spinal码的堆栈译码 | 第42-44页 |
| 3.2.3 堆栈译码存在的问题 | 第44-46页 |
| 3.3 Spinal码的前向堆栈译码算法 | 第46-50页 |
| 3.3.1 FSD算法思想 | 第46-48页 |
| 3.3.2 FSD算法 | 第48-49页 |
| 3.3.3 FSD算法的优点 | 第49-50页 |
| 3.4 性能仿真与讨论 | 第50-54页 |
| 3.5 本章小结 | 第54-55页 |
| 第四章 双向Spinal码 | 第55-71页 |
| 4.1 引言 | 第55-56页 |
| 4.2 BEC下的无速率Spinal码 | 第56-58页 |
| 4.2.1 BEC下的Spinal码编译码方案 | 第56-57页 |
| 4.2.2 Spinal码的纠错能力 | 第57-58页 |
| 4.3 针对删除信道的无速率双向Spinal码的编译码设计 | 第58-63页 |
| 4.3.1 双向Spinal码的编码器设计 | 第58-60页 |
| 4.3.2 双向Spinal码的译码器设计 | 第60-63页 |
| 4.4 双向Spinal码的传输结构 | 第63-66页 |
| 4.5 性能仿真与讨论 | 第66-69页 |
| 4.6 本章小结 | 第69-71页 |
| 第五章 应用于无线中继信道的无速率叠加Spinal编码 | 第71-93页 |
| 5.1 引言 | 第71-73页 |
| 5.2 半双工中继信道 | 第73-74页 |
| 5.2.1 系统模型 | 第73页 |
| 5.2.2 信息理论结果 | 第73-74页 |
| 5.3 叠加Spinal编码方案 | 第74-79页 |
| 5.3.1 编码设计 | 第74-76页 |
| 5.3.2 叠加Spinal编码方案的译码设计 | 第76-79页 |
| 5.3.3 适用于实际应用的无速率传输设计 | 第79页 |
| 5.4 叠加Spinal码的优化设计 | 第79-87页 |
| 5.4.1 理想高斯假设条件下的优化设计 | 第79-80页 |
| 5.4.2 高斯中继信道下的有限长编码优化 | 第80-83页 |
| 5.4.3 一个近似优化方案 | 第83-84页 |
| 5.4.4 面向打孔传输的优化方案 | 第84-85页 |
| 5.4.5 面向衰落信道的优化方案 | 第85-87页 |
| 5.4.6 关于优化问题的讨论 | 第87页 |
| 5.5 数值结果与分析 | 第87-92页 |
| 5.5.1 高斯中继信道下的性能 | 第88-91页 |
| 5.5.2 衰落中继信道下的性能 | 第91-92页 |
| 5.6 本章小结 | 第92-93页 |
| 第六章 叠加Spinal编码方案的性能分析 | 第93-107页 |
| 6.1 Spinal码在AWGN信道下的性能分析 | 第93-94页 |
| 6.2 叠加Spinal编码方案在高斯中继信道下的性能 | 第94-101页 |
| 6.2.1 叠加Spinal编码的传输速率 | 第94-97页 |
| 6.2.2 有噪中继信道下的叠加Spinal编码方案的速率 | 第97-101页 |
| 6.3 定理 6.4 的证明 | 第101-105页 |
| 6.3.1 目的节点处的错误概率 | 第102-104页 |
| 6.3.2 中继节点处的错误概率 | 第104页 |
| 6.3.3 整体的速率过程 | 第104-105页 |
| 6.4 本章小结 | 第105-107页 |
| 第七章 总结与展望 | 第107-111页 |
| 7.1 本文总结 | 第107-108页 |
| 7.2 对于未来研究的展望 | 第108-111页 |
| 参考文献 | 第111-125页 |
| 致谢 | 第125-127页 |
| 作者简介 | 第127-129页 |
