首页--工业技术论文--无线电电子学、电信技术论文--无线通信论文--移动通信论文

异构LTE系统S1接口的若干关键技术研究

摘要第4-5页
Abstract第5-6页
第一章 绪论第13-21页
    1.1 选题的背景和意义第13-16页
        1.1.1 LTE Femto系统简介第13页
        1.1.2 LTE Femto网络侧简介第13-14页
        1.1.3 研究LTE网络侧S1接口技术的意义第14-15页
        1.1.4 异构网络简介第15-16页
    1.2 研究现状第16-19页
        1.2.1 Femto研究现状第16-17页
        1.2.2 S1接口关键技术研究现状第17-19页
    1.3 论文研究内容章节安排第19-21页
第二章 LTE网络侧S1接口架构设计及功能实现第21-41页
    2.1 LTE Femto系统介绍第21-23页
    2.2 S1接口协议介绍第23-27页
        2.2.1 S1接口协议栈第23-24页
        2.2.2 S1C控制面S1AP协议第24-25页
        2.2.3 S1U数据面GTP-U协议第25-27页
    2.3 S1接口架构设计第27-28页
    2.4 S1C基本信令控制流程第28-32页
        2.4.1 S1建立流程第28-29页
        2.4.2 S1C承载控制过程第29-32页
    2.5 S1U数据处理流程第32-36页
        2.5.1 S1U路径和承载的建立第32页
        2.5.2 S1U数据交互过程第32-36页
    2.6 基于S1接口的切换流程第36-38页
    2.7 功能测试第38-40页
    2.8 本章总结第40-41页
第三章 基于S1接口的时延抖动缓冲区的算法设计第41-63页
    3.1 S1接口设立时延缓冲区基本原理第41-43页
        3.1.1 网络侧S1接口的IP QOS第41页
        3.1.2 LTE网络侧S1接口实现时延抖动缓冲区概述第41-43页
    3.2 自适应Jitter Buffer的接收过程第43-54页
        3.2.1 基本接收流程设计第43-46页
        3.2.2 优化接收流程一第46-49页
        3.2.3 优化接收流程二第49-54页
    3.3 自适应Jitter Buffer的发送过程第54-55页
    3.4 OPNET仿真结果第55-61页
    3.5 本章总结第61-63页
第四章 基于S1接口的IP分片与重组功能研究第63-75页
    4.1 IP分片与重组原理第63-64页
    4.2 LWIP协议栈介绍第64-66页
        4.2.1 LWIP协议栈简介第64页
        4.2.2 LWIP协议栈IP包重组算法流程第64-66页
    4.3 基于S1接口分片与重组功能设计第66-72页
        4.3.1 S1接口分片功能第66-69页
        4.3.2 S1接口重组功能设计与实现第69-70页
        4.3.3 重组算法的优化第70-72页
    4.4 优化前后的性能分析第72-73页
    4.5 本章总结第73-75页
第五章 基于S1接口IPSEC VPN的研究第75-91页
    5.1 VPN介绍第75-77页
        5.1.1 VPN概述第75-76页
        5.1.2 VPN的关键技术第76页
        5.1.3 VPN的实现形式第76-77页
    5.2 IPSEC体系结构介绍第77-78页
    5.3 IPSEC工作模式及安全协议第78-81页
        5.3.1 IPSEC工作模式第78-79页
        5.3.2 AH和ESP协议第79-81页
    5.4 S1接口的IPSEC设计与实现第81-84页
        5.4.1 IPSEC的实现方式第81-82页
        5.4.2 S1接口IPSEC的设计方案第82-83页
        5.4.3 IPSEC实现方案的流程第83-84页
    5.5 加密前后结果分析第84-89页
    5.6 本章总结第89-91页
第六章 总结与展望第91-93页
    6.1 总结第91页
    6.2 展望第91-93页
参考文献第93-97页
攻读硕士学位期间的学术论文和参与项目第97-99页
致谢第99页

论文共99页,点击 下载论文
上一篇:基于Ansys及SQL的塔式起重机设计计算系统的设计与实现
下一篇:原模图LDPC码的FPGA硬件测试平台研究