| 中文摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 眼标系统研究的背景及意义 | 第8-9页 |
| 1.2 人机交互和鼠标发展的历史与现状 | 第9-11页 |
| 1.3 本文工作与结构安排 | 第11-13页 |
| 1.3.1 本文工作 | 第11页 |
| 1.3.2 结构安排 | 第11-13页 |
| 第二章 眼标综述 | 第13-25页 |
| 2.1 眼标的发展与现状 | 第13-15页 |
| 2.2 眼标软件系统用到的主要算法 | 第15-20页 |
| 2.2.1 YCbCr肤色模型 | 第15-16页 |
| 2.2.2 投影算法 | 第16-18页 |
| 2.2.3 Susan 算法 | 第18-19页 |
| 2.2.4 腐蚀，膨胀运算 | 第19-20页 |
| 2.2.5 区域质心算法 | 第20页 |
| 2.3 眼标系统的软件流程 | 第20-23页 |
| 2.4 眼标硬件系统的多核并行架构 | 第23-25页 |
| 第三章 眼标系统的硬件选择 | 第25-35页 |
| 3.1 眼标系统软件在DSP平台上的性能分析及CPU的选择 | 第25-29页 |
| 3.1.1 程序在DSP平台上的修改及优化 | 第25-28页 |
| 3.1.2 DSP平台上程序的测试结果及分析 | 第28-29页 |
| 3.2 存储器的选择 | 第29-31页 |
| 3.2.1 程序存储器的选择 | 第29-31页 |
| 3.2.2 数据存储器的选择 | 第31页 |
| 3.3 眼标硬件系统与摄像头及PC通信方式与设备的选择 | 第31-32页 |
| 3.4 可切换多路总线所用的FPGA及其配置芯片的选择 | 第32-33页 |
| 3.5 眼标硬件系统程序下载升级方式的选择 | 第33-35页 |
| 3.5.1 眼标系统处理器程序下载升级方式的选择 | 第33-34页 |
| 3.5.2 总线FPGA配置信息调试下载方式的选择 | 第34-35页 |
| 第四章 眼标硬件系统的模块划分 | 第35-42页 |
| 4.1 眼标系统的硬件模块介绍 | 第35-36页 |
| 4.2 六个模块之间的联系 | 第36-37页 |
| 4.3 眼标软件系统在眼标硬件系统上的运行 | 第37-42页 |
| 4.3.1 不同阶段各处理器上的任务划分 | 第37-38页 |
| 4.3.2 不同阶段各处理器上程序的运行 | 第38-42页 |
| 第五章 眼标硬件系统的详细设计 | 第42-57页 |
| 5.1 主处理器模块的硬件设计 | 第42-48页 |
| 5.1.1 主处理器与加强型USB主机控制器的连接 | 第42-43页 |
| 5.1.2 主处理器的时钟配置 | 第43-44页 |
| 5.1.3 主处理器与Flash的连接 | 第44页 |
| 5.1.4 主处理器启动方式的配置 | 第44页 |
| 5.1.5 主处理器板的电源 | 第44页 |
| 5.1.6 主处理器板的JTAG接口 | 第44-45页 |
| 5.1.7 主处理器板与总线板的连接 | 第45页 |
| 5.1.8 主处理器板的其他电路连接 | 第45-46页 |
| 5.1.9 主处理器板的PCB绘制 | 第46-48页 |
| 5.2 辅处理器模块的硬件设计 | 第48-52页 |
| 5.2.1 辅处理器的时钟、启动方式配置及JTAG连接 | 第48-49页 |
| 5.2.2 辅处理器与Flash的连接 | 第49页 |
| 5.2.3 辅处理器板的电源 | 第49页 |
| 5.2.4 辅处理器板与总线板的连接 | 第49-50页 |
| 5.2.5 辅处理器板的其他电路连接 | 第50页 |
| 5.2.6 辅处理器板的PCB绘制 | 第50-52页 |
| 5.3 总线模块的硬件设计 | 第52-55页 |
| 5.3.1 总线与存储器和处理器的连接 | 第52页 |
| 5.3.2 总线板总线FPGA配置下载和调试接口的连接 | 第52-53页 |
| 5.3.3 总线板的USB接口连接 | 第53页 |
| 5.3.4 总线板的电源和复位电路 | 第53页 |
| 5.3.5 总线板的PCB绘制 | 第53-55页 |
| 5.4 JTAG调试模块的硬件设计 | 第55-57页 |
| 5.4.1 JTAG调试板的电路原理图 | 第55页 |
| 5.4.2 JTAG调试板的PCB绘制 | 第55-57页 |
| 第六章 结论与前景展望 | 第57-59页 |
| 6.1 结论 | 第57页 |
| 6.2 前景展望 | 第57-59页 |
| 参考文献 | 第59-62页 |
| 致谢 | 第62页 |
