| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题背景 | 第9-10页 |
| 1.2 地波超视距雷达发展概况 | 第10-11页 |
| 1.3 直接数字频率合成技术评述 | 第11-13页 |
| 1.4 课题主要研究内容 | 第13-14页 |
| 1.5 本文结构安排 | 第14-15页 |
| 1.6 本章小结 | 第15-16页 |
| 第2章 信号形式及参数分析 | 第16-30页 |
| 2.1 雷达信号边带泄漏问题与抑制技术 | 第16-17页 |
| 2.2 调频中断连续波 | 第17-22页 |
| 2.2.1 LFM 信号 | 第17-20页 |
| 2.2.2 伪随机序列 | 第20-21页 |
| 2.2.3 FMICW 伪码调幅原理 | 第21-22页 |
| 2.3 FMICW 信号仿真 | 第22-29页 |
| 2.3.1 仿真参数 | 第23页 |
| 2.3.2 FMICW 信号 | 第23-25页 |
| 2.3.3 加权函数 | 第25-29页 |
| 2.3.3.1 加权海明函数 | 第25页 |
| 2.3.3.2 加权汉宁函数 | 第25页 |
| 2.3.3.3 加权高斯函数 | 第25-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第3章 雷达信号产生器的硬件设计 | 第30-40页 |
| 3.1 EP3C25Q240C8 及其配置部分电路设计 | 第31-34页 |
| 3.1.1 电源与地电路设计 | 第31-32页 |
| 3.1.2 配置芯片电路设计 | 第32-33页 |
| 3.1.3 I/O 口电路设计 | 第33-34页 |
| 3.2 主要外设电路设计 | 第34-36页 |
| 3.2.1 外部存储器电路设计 | 第34-35页 |
| 3.2.2 数模转换器电路设计 | 第35-36页 |
| 3.3 其余外设电路设计 | 第36-37页 |
| 3.3.1 通用串行口电路设计 | 第36-37页 |
| 3.3.2 晶振电路设计 | 第37页 |
| 3.3.3 电源、指示灯与按键电路设计 | 第37页 |
| 3.4 PCB 设计 | 第37-39页 |
| 3.5 本章小结 | 第39-40页 |
| 第4章 信号采样值生成软件及 NiosII 嵌入式软核设计 | 第40-52页 |
| 4.1 技术参数和技术指标 | 第40-41页 |
| 4.2 利用 Qt 用户界面工具进行软件开发 | 第41页 |
| 4.3 界面程序 signals/slots 机制的构成 | 第41-42页 |
| 4.4 串行数据口通信功能的实现 | 第42-44页 |
| 4.4.1 QextSerialPort 类 | 第42页 |
| 4.4.2 串口基本设置 | 第42-43页 |
| 4.4.3 串口驱动 | 第43-44页 |
| 4.5 NiosII 概述 | 第44-46页 |
| 4.5.1 NiosII 处理器的特征 | 第44-45页 |
| 4.5.2 Avalon 接口总线与外设 | 第45页 |
| 4.5.3 NiosII 软核片上系统的开发环境 | 第45-46页 |
| 4.6 雷达信号产生器的 NiosII 片内外设设计 | 第46-51页 |
| 4.6.1 CPU | 第47-48页 |
| 4.6.2 片上存储器（onchip memory） | 第48页 |
| 4.6.3 SOPC 中的 PIO 核 | 第48-49页 |
| 4.6.4 系统 ID(system id) | 第49-50页 |
| 4.6.5 jtag_uart 核 | 第50页 |
| 4.6.6 CFI 控制器和三态桥总线 | 第50-51页 |
| 4.7 本章小结 | 第51-52页 |
| 第5章 系统测试 | 第52-58页 |
| 5.1 测试准备工作 | 第52-54页 |
| 5.1.1 硬件设备准备 | 第52-54页 |
| 5.1.2 串口通信功能测试 | 第54页 |
| 5.2 实验环境 | 第54-56页 |
| 5.3 测试结果 | 第56-57页 |
| 5.3.1 伪随机序列波形测试结果 | 第56页 |
| 5.3.2 线性调频信号波形测试结果 | 第56-57页 |
| 5.4 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-64页 |
| 致谢 | 第64页 |
