| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题的背景与意义 | 第10-12页 |
| 1.2 粒子模拟方法及国内外研究现状 | 第12页 |
| 1.3 本论文的主要工作与创新 | 第12-13页 |
| 1.4 论文的结构安排 | 第13-14页 |
| 第二章 CUDA并行计算基础 | 第14-24页 |
| 2.1 引言 | 第14-16页 |
| 2.2 CUDA软件架构 | 第16-18页 |
| 2.2.1 软件层 | 第16-17页 |
| 2.2.2 内核 | 第17-18页 |
| 2.3 CUDA存储器 | 第18-21页 |
| 2.3.1 CUDA存储器层次结构 | 第18-19页 |
| 2.3.2 CUDA内存类型 | 第19-21页 |
| 2.4 CUDA执行模式 | 第21-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 BUMBLEBEE在GPU中的并行 | 第24-31页 |
| 3.1 BUMBLEBEE粒子模拟软件串行程序概述 | 第24-27页 |
| 3.1.1 BUMBLEBEE的功能模块 | 第24-25页 |
| 3.1.2 BUMBLEBEE的模拟流程 | 第25-26页 |
| 3.1.3 BUMBLEBEE的数据结构 | 第26-27页 |
| 3.2 粒子运动的并行化 | 第27-28页 |
| 3.3 电流源与电荷源的并行化 | 第28-29页 |
| 3.4 场的并行化 | 第29-30页 |
| 3.5 本章小结 | 第30-31页 |
| 第四章 GPU并行BUMBLEBEE的优化 | 第31-48页 |
| 4.1 提出并行程序性能优化策略 | 第31-34页 |
| 4.2 BUMBLEBEE并行程序性能优化过程实施 | 第34-43页 |
| 4.2.1 BUMBLEBEE并行程序中线程的优化 | 第34-38页 |
| 4.2.2 BUMBLEBEE并行程序中内存的优化 | 第38-40页 |
| 4.2.3 BUMBLEBEE并行程序中寄存器的优化 | 第40-43页 |
| 4.3 并行程序优化结果显示 | 第43-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第五章 总体实现及结果分析 | 第48-60页 |
| 5.1 测试平台与实验参数 | 第48-49页 |
| 5.2 正确性验证 | 第49-58页 |
| 5.2.1 测试模型 | 第49页 |
| 5.2.2 场强分布的验证与对比 | 第49-54页 |
| 5.2.3 粒子密度分布的验证与对比 | 第54-56页 |
| 5.2.4 误差分析 | 第56-58页 |
| 5.3 加速比 | 第58-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第六章 总结 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
