| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-19页 |
| 1.3 论文主要工作内容 | 第19-20页 |
| 1.4 论文章节安排 | 第20-22页 |
| 第二章 L2 Cache和PowerPC处理器的技术研究 | 第22-38页 |
| 2.1 Cache的基本原理 | 第22-23页 |
| 2.2 L2 Cache的设计要点 | 第23-27页 |
| 2.2.1 缺失概述 | 第23-24页 |
| 2.2.2 L2 Cache的结构设计 | 第24-25页 |
| 2.2.3 L2 Cache的实现方式 | 第25-27页 |
| 2.3 L2 Cache的性能影响因素 | 第27-32页 |
| 2.3.1 容量 | 第28-30页 |
| 2.3.2 块大小 | 第30-31页 |
| 2.3.3 关联度 | 第31-32页 |
| 2.3.4 替换算法 | 第32页 |
| 2.4 L2 Cache与L1 Cache的比较 | 第32-33页 |
| 2.5 PowerPC处理器的缓存结构 | 第33-36页 |
| 2.5.1 L1 Cache存储阵列 | 第34-35页 |
| 2.5.2 L1指令Cache控制器 | 第35-36页 |
| 2.5.3 L1数据Cache控制器 | 第36页 |
| 2.6 本章小结 | 第36-38页 |
| 第三章 L2 Cache的存储设计 | 第38-48页 |
| 3.1 L2 Cache的设计概述 | 第38-39页 |
| 3.2 具体参数设置 | 第39-41页 |
| 3.2.1 容量的选择 | 第39-40页 |
| 3.2.2 块大小 | 第40页 |
| 3.2.3 替换算法和关联度 | 第40-41页 |
| 3.3 L2 Cache的存储设计 | 第41-45页 |
| 3.3.1 访问方式 | 第41-43页 |
| 3.3.2 Data SRAM | 第43-44页 |
| 3.3.3 Tag SRAM | 第44-45页 |
| 3.4 本章小结 | 第45-48页 |
| 第四章 L2 Cache控制逻辑设计与优化 | 第48-64页 |
| 4.1 L2 CacheController模块设计 | 第48-52页 |
| 4.1.1 缓存控制 | 第48-49页 |
| 4.1.2 流水线设计 | 第49-50页 |
| 4.1.3 LRU替换算法 | 第50-52页 |
| 4.1.4 奇偶校验 | 第52页 |
| 4.2 L2 Cache的访问控制设计 | 第52-60页 |
| 4.2.1 L2 Cache的存取设计 | 第52-54页 |
| 4.2.2 L2 Cache的读操作 | 第54-57页 |
| 4.2.3 L2 Cache的写操作 | 第57-60页 |
| 4.3 优先级管理模块 | 第60-62页 |
| 4.3.1 优先级逻辑 | 第60-61页 |
| 4.3.2 优先级编码 | 第61-62页 |
| 4.4 缓存一致性 | 第62页 |
| 4.5 本章小结 | 第62-64页 |
| 第五章 L2 Cache的验证与分析 | 第64-74页 |
| 5.1 验证流程 | 第64页 |
| 5.2 验证平台 | 第64-66页 |
| 5.2.1 验证平台的搭建 | 第65页 |
| 5.2.2 L2 Cache的初始化 | 第65-66页 |
| 5.3 主要功能仿真结果 | 第66-71页 |
| 5.3.1 处理器的读写操作 | 第67页 |
| 5.3.2 映射结构的验证 | 第67-69页 |
| 5.3.3 LRU替换算法的验证 | 第69页 |
| 5.3.4 中断状态的验证 | 第69-71页 |
| 5.3.5 地址空洞的验证 | 第71页 |
| 5.4 验证结果分析 | 第71-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 全文总结 | 第74页 |
| 6.2 展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |