| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.3 论文主要内容及组织结构 | 第12-15页 |
| 第二章 跳频通信及其同步基本理论 | 第15-19页 |
| 2.1 跳频通信基本原理 | 第15-16页 |
| 2.2 跳频同步 | 第16-18页 |
| 2.2.1 跳频同步的概念 | 第16页 |
| 2.2.2 跳频同步的方法 | 第16-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 基于TOD时间字的跳频同步 | 第19-39页 |
| 3.1 m序列同步 | 第19-23页 |
| 3.1.1 m序列简介 | 第19-20页 |
| 3.1.2 m序列自相关性 | 第20-21页 |
| 3.1.3 m序列同步原理 | 第21-23页 |
| 3.2 TOD法基本原理 | 第23-24页 |
| 3.3 TOD法频率捕获确认流程中的综合决策问题 | 第24-37页 |
| 3.3.1 问题综述 | 第24-25页 |
| 3.3.2 频率捕获确认流程的数学建模 | 第25-27页 |
| 3.3.3 频率捕获确认流程综合决策中的指标选择 | 第27-28页 |
| 3.3.4 采用TOPSIS法的频率捕获确认方案研究 | 第28-32页 |
| 3.3.5 基于马氏距离的改进TOPSIS算法 | 第32-36页 |
| 3.3.6 频率捕获方案的综合比较与分析 | 第36-37页 |
| 3.4 本章小结 | 第37-39页 |
| 第四章 基于TOD法的跳频通信系统FPGA实现 | 第39-65页 |
| 4.1 FPGA及Quartus平台简介 | 第39-40页 |
| 4.1.1 FPGA简介 | 第39页 |
| 4.1.2 Quartus平台简介 | 第39-40页 |
| 4.2 跳频通信系统整体设计 | 第40-42页 |
| 4.3 跳频发送模块设计与实现 | 第42-51页 |
| 4.3.1 发送模块整体设计 | 第42-43页 |
| 4.3.2 时钟模块设计与实现 | 第43-45页 |
| 4.3.3 DDS模块设计与实现 | 第45-47页 |
| 4.3.4 发送端频率合成模块设计与实现 | 第47-48页 |
| 4.3.5 发送信号产生与合成模块设计与实现 | 第48-50页 |
| 4.3.6 FSK调制模块设计与实现 | 第50-51页 |
| 4.4 跳频同步与接收模块设计与实现 | 第51-64页 |
| 4.4.1 同步与接收模块整体设计 | 第51-53页 |
| 4.4.2 解调模块设计与实现 | 第53-55页 |
| 4.4.3 相关与捕获模块设计与实现 | 第55-56页 |
| 4.4.4 跳频速率控制模块设计与实现 | 第56-58页 |
| 4.4.5 TOD信息提取模块设计与实现 | 第58-59页 |
| 4.4.6 接收端频率合成模块设计与实现 | 第59-64页 |
| 4.5 本章小结 | 第64-65页 |
| 第五章 基于TOD法的跳频通信系统硬件仿真与分析 | 第65-71页 |
| 5.1 硬件仿真说明 | 第65页 |
| 5.2 发送模块仿真结果与分析 | 第65-68页 |
| 5.2.1 时钟模块仿真结果与分析 | 第65-66页 |
| 5.2.2 DDS频率合成模块仿真结果与分析 | 第66页 |
| 5.2.3 发送端频率合成模块仿真结果与分析 | 第66页 |
| 5.2.4 发送信号仿真结果与分析 | 第66-68页 |
| 5.3 同步与接收模块仿真结果与分析 | 第68-70页 |
| 5.3.1 解调模块仿真结果与分析 | 第68页 |
| 5.3.2 相关与捕获模块仿真结果与分析 | 第68-69页 |
| 5.3.3 接收端频率合成模块仿真结果与分析 | 第69-70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 作者简介 | 第79页 |