| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题背景及研究意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本课题主要工作及结构安排 | 第11-12页 |
| 第二章 深度学习理论研究 | 第12-21页 |
| 2.1 深度学习 | 第12-14页 |
| 2.2 深度学习的架构 | 第14-18页 |
| 2.2.1 自动编码器 | 第14-16页 |
| 2.2.2 限制玻尔兹曼机 | 第16-17页 |
| 2.2.3 卷积神经网络 | 第17-18页 |
| 2.3 深度学习框架 | 第18-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 基于卷积神经网络的目标检测算法 | 第21-47页 |
| 3.1 图像预处理 | 第21-23页 |
| 3.2 经典的目标检测算法 | 第23-25页 |
| 3.3 卷积神经网络的目标检测算法 | 第25-37页 |
| 3.3.1 算法整体框架 | 第27-28页 |
| 3.3.2 网络结构设计 | 第28-30页 |
| 3.3.3 回归的检测方法 | 第30-32页 |
| 3.3.4 前向传播和反向传播过程 | 第32-36页 |
| 3.3.5 难例挖掘 | 第36-37页 |
| 3.4 软件环境配置 | 第37-39页 |
| 3.5 实验结果与分析 | 第39-46页 |
| 3.5.1 训练数据集的选用 | 第39-41页 |
| 3.5.2 基于Cifar-10 集合的实验数据分析 | 第41-43页 |
| 3.5.3 基于ImageNet检测集的实验数据分析 | 第43-45页 |
| 3.5.4 基于个人数据集的实验数据分析 | 第45-46页 |
| 3.6 本章小结 | 第46-47页 |
| 第四章 目标检测算法的FPGA实现 | 第47-65页 |
| 4.1 FPGA开发平台及整体安排 | 第47-48页 |
| 4.2 数据转换模块设计 | 第48-50页 |
| 4.2.1 I2C总线配置模块 | 第48-49页 |
| 4.2.2 数据输入模块 | 第49-50页 |
| 4.3 卷积神经网络的模型研究 | 第50-54页 |
| 4.3.1 映射方式 | 第51页 |
| 4.3.2 并行性分析 | 第51-54页 |
| 4.4 卷积神经网络的系统设计 | 第54-58页 |
| 4.4.1 整体架构 | 第54-55页 |
| 4.4.2 处理单元（PE）架构 | 第55-58页 |
| 4.5 存储系统设计 | 第58-62页 |
| 4.5.1 缓存设计 | 第58-61页 |
| 4.5.2 卷积层数据存储 | 第61-62页 |
| 4.5.3 全连接层数据存储 | 第62页 |
| 4.6 性能分析 | 第62-64页 |
| 4.7 本章小结 | 第64-65页 |
| 第五章 总结与展望 | 第65-67页 |
| 5.1 总结 | 第65页 |
| 5.2 展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-69页 |