基于多位触发器技术的SoC低功耗设计与实现
| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 课题背景 | 第12-13页 |
| 1.2 研究历史及现状 | 第13-14页 |
| 1.3 主要工作和成果 | 第14-15页 |
| 1.4 本论文的组织结构 | 第15-16页 |
| 第二章 芯片低功耗设计 | 第16-27页 |
| 2.1 功耗概念 | 第16-19页 |
| 2.1.1 静态功耗 | 第16页 |
| 2.1.2 开关功耗 | 第16-17页 |
| 2.1.3 短路功耗 | 第17-19页 |
| 2.2 常用低功耗技术 | 第19-21页 |
| 2.2.1 时钟关断技术 | 第19-20页 |
| 2.2.2 网表优化技术 | 第20-21页 |
| 2.2.3 多电压供电技术 | 第21页 |
| 2.3 实现低功耗技术的方法 | 第21-24页 |
| 2.3.1 网表综合 | 第22-23页 |
| 2.3.2 电源规划 | 第23-24页 |
| 2.3.3 现有技术的局限性 | 第24页 |
| 2.4 多位触发器技术 | 第24-26页 |
| 2.5 小结 | 第26-27页 |
| 第三章 多位触发器设计 | 第27-61页 |
| 3.1 触发器电路结构分析 | 第28-31页 |
| 3.1.1 锁存器电路结构 | 第28-29页 |
| 3.1.2 触发器电路结构 | 第29页 |
| 3.1.3 触发器电路结构的优化 | 第29-31页 |
| 3.2 多位触发器的设计 | 第31-39页 |
| 3.2.1 触发器电路设计 | 第32页 |
| 3.2.2 触发器电路性能分析 | 第32-36页 |
| 3.2.3 触发器版图设计 | 第36-38页 |
| 3.2.4 触发器性能分析 | 第38-39页 |
| 3.3 单元库的定制 | 第39-48页 |
| 3.3.1 单元库结构 | 第40-42页 |
| 3.3.2 时序信息分析 | 第42-45页 |
| 3.3.3 功耗信息分析 | 第45-47页 |
| 3.3.4 工具Altos设置 | 第47-48页 |
| 3.4 多位触发器的性能比较 | 第48-60页 |
| 3.4.1 功耗信息比较 | 第49-53页 |
| 3.4.2 时序信息比较 | 第53-60页 |
| 3.4.3 其他信息比较 | 第60页 |
| 3.5 小结 | 第60-61页 |
| 第四章 多位触发器的应用 | 第61-79页 |
| 4.1 网表综合 | 第62-66页 |
| 4.1.1 单元库的更正 | 第63-64页 |
| 4.1.2 网表综合 | 第64-66页 |
| 4.1.3 网表优化 | 第66页 |
| 4.2 布局布线 | 第66-74页 |
| 4.2.1 GDSII版图更正 | 第69-71页 |
| 4.2.2 FRAM单元的定制 | 第71-74页 |
| 4.3 SignOff分析 | 第74-76页 |
| 4.3.1 逻辑分析 | 第74-75页 |
| 4.3.2 功耗分析 | 第75-76页 |
| 4.4 最终结果的比较 | 第76-78页 |
| 4.4.1 功耗比较 | 第77-78页 |
| 4.4.2 时序比较 | 第78页 |
| 4.5 小结 | 第78-79页 |
| 第五章 总结与展望 | 第79-81页 |
| 5.1 论文总结 | 第79-80页 |
| 5.2 工作展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 作者在学期间取得的学术成果 | 第86页 |
