| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 选题背景 | 第16-17页 |
| 1.2 SOPC技术简介和发展趋势 | 第17-18页 |
| 1.3 图像压缩系统概述 | 第18-20页 |
| 1.4 论文主要研究内容 | 第20页 |
| 1.5 本文内容安排 | 第20-22页 |
| 第二章 Micro Blaze软核及外设IP核介绍 | 第22-38页 |
| 2.1 Xilinx片上系统开发平台结构 | 第22-23页 |
| 2.2 Micro Blaze软核处理器简介 | 第23-26页 |
| 2.2.1 Micro Blaze的性能 | 第23-24页 |
| 2.2.2 Micro Blaze的体系结构 | 第24-25页 |
| 2.2.3 Core Connect技术 | 第25-26页 |
| 2.3 系统硬件开发环境介绍 | 第26-27页 |
| 2.4 外设IP核模块介绍 | 第27-34页 |
| 2.4.1 IP核技术简介 | 第27-28页 |
| 2.4.2 时钟产生模块 | 第28-29页 |
| 2.4.3 复位模块 | 第29页 |
| 2.4.4 RS232_Uart模块 | 第29-30页 |
| 2.4.5 AXI_GPIO模块 | 第30页 |
| 2.4.6 网口控制模块 | 第30-31页 |
| 2.4.7 DDR控制模块 | 第31-32页 |
| 2.4.8 DMA控制器模块 | 第32-33页 |
| 2.4.9 BRAM控制模块 | 第33-34页 |
| 2.5 ML605开发板硬件资源 | 第34-35页 |
| 2.6 本章小结 | 第35-38页 |
| 第三章 片上可编程系统软件设计 | 第38-48页 |
| 3.1 软件开发工具 | 第38-39页 |
| 3.2 系统软件程序设计 | 第39-46页 |
| 3.2.1 Uart_Rs232驱动程序设计 | 第39页 |
| 3.2.2 GPIO外设程序设计 | 第39-40页 |
| 3.2.3 DMA控制器传输设计 | 第40-42页 |
| 3.2.4 Lw IP协议设计 | 第42-46页 |
| 3.3 本章小结 | 第46-48页 |
| 第四章 基于FPGA的图像传输系统逻辑设计 | 第48-62页 |
| 4.1 Xilinx FPGA简介 | 第48页 |
| 4.2 FPGA逻辑设计思想 | 第48-49页 |
| 4.3 逻辑模块的功能划分 | 第49-60页 |
| 4.3.1 参数配置模块 | 第50-52页 |
| 4.3.2 图像缓存模块 | 第52-53页 |
| 4.3.3 压缩控制模块 | 第53-59页 |
| 4.3.4 码流缓存模块 | 第59-60页 |
| 4.4 系统资源占用情况 | 第60页 |
| 4.5 本章小结 | 第60-62页 |
| 第五章 系统测试与验证 | 第62-70页 |
| 5.1 验证系统组成 | 第62-63页 |
| 5.2 测试平台操作流程 | 第63-65页 |
| 5.3 系统验证结果 | 第65页 |
| 5.4 测试现象分析 | 第65-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 6.1 研究工作总结 | 第70页 |
| 6.2 下一步研究方向展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |