0.18μm CMOS6.25Gb/s自适应判决反馈均衡器的研究与设计
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 研究背景 | 第8页 |
| 1.2 国内外的研究现状 | 第8-11页 |
| 1.3 论文研究内容与结构安排 | 第11-13页 |
| 第二章 信道特性及码间干扰 | 第13-20页 |
| 2.1 概述 | 第13页 |
| 2.2 信道特性 | 第13-17页 |
| 2.2.1 高频衰减 | 第13-15页 |
| 2.2.2 串扰 | 第15页 |
| 2.2.3 回波损耗 | 第15-16页 |
| 2.2.4 噪声 | 第16-17页 |
| 2.2.5 码间干扰 | 第17页 |
| 2.3 通信系统的性能指标 | 第17-19页 |
| 2.3.1 眼图 | 第18页 |
| 2.3.2 误码率 | 第18-19页 |
| 2.3.3 信噪比 | 第19页 |
| 2.3.4 抖动 | 第19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 均衡器的原理及自适应算法 | 第20-28页 |
| 3.1 均衡器的种类 | 第20页 |
| 3.2 均衡器基本结构 | 第20-25页 |
| 3.2.1 线性均衡器 | 第20-21页 |
| 3.2.2 反馈均衡器 | 第21-22页 |
| 3.2.3 模拟均衡器 | 第22-24页 |
| 3.2.4 发射端均衡器 | 第24-25页 |
| 3.3 自适应算法 | 第25-27页 |
| 3.3.1 MMSE准则 | 第25-26页 |
| 3.3.2 LMS算法 | 第26-27页 |
| 3.3.3 S-S LMS算法 | 第27页 |
| 3.4 本章小结 | 第27-28页 |
| 第四章 数字自适应判决反馈均衡器 | 第28-58页 |
| 4.1 概述 | 第28-29页 |
| 4.2 判决反馈均衡器电路 | 第29-36页 |
| 4.2.1 电流模加法器 | 第29-30页 |
| 4.2.2 电流模D触发器 | 第30-33页 |
| 4.2.3 缓冲电路 | 第33-34页 |
| 4.2.4 电流模多路复用器 | 第34-36页 |
| 4.3 系数自适应模块 | 第36-49页 |
| 4.3.1 误差检测电路 | 第37-39页 |
| 4.3.2 6-bit加减计数器 | 第39-41页 |
| 4.3.3 6-bit分段式电流舵DAC | 第41-49页 |
| 4.4 数字自适应判决反馈均衡器的前仿真 | 第49-57页 |
| 4.4.1 输出数据前仿真结果 | 第49-55页 |
| 4.4.2 输出电流前仿真结果 | 第55-57页 |
| 4.5 本章小节 | 第57-58页 |
| 第五章 版图的设计 | 第58-69页 |
| 5.1 集成电路版图设计的基本流程 | 第58-59页 |
| 5.2 版图设计及注意事项 | 第59-68页 |
| 5.2.1 各个模块的版图设计 | 第59-61页 |
| 5.2.2 电路的整体版图 | 第61-62页 |
| 5.2.3 输出数据后仿真结果 | 第62-68页 |
| 5.3 本章小节 | 第68-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 6.1 全文总结 | 第69页 |
| 6.2 工作展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 附录1 攻读硕士学位期间申请的专利 | 第74-75页 |
| 附录2 攻读硕士学位期间参加的科研项目 | 第75-76页 |
| 致谢 | 第76页 |
