基于AMBA总线的eCAN控制器设计
摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第9-13页 |
1.1 研究背景与意义 | 第9-10页 |
1.2 国内外研究现状 | 第10-11页 |
1.3 研究内容与设计指标 | 第11-12页 |
1.3.1 研究内容 | 第11-12页 |
1.3.2 设计指标 | 第12页 |
1.4 论文组织 | 第12-13页 |
第二章 相关技术分析 | 第13-25页 |
2.1 AMBA总线 | 第13-17页 |
2.1.1 AHB总线 | 第13-15页 |
2.1.2 APB总线 | 第15-17页 |
2.2 CAN总线 | 第17-22页 |
2.2.1 CAN总线的电气特性 | 第17-18页 |
2.2.2 CAN协议分层 | 第18-19页 |
2.2.3 帧类型及帧结构 | 第19-22页 |
2.3 CAN总线的物理连接 | 第22-24页 |
2.4 本章小结 | 第24-25页 |
第三章 eCAN控制器的系统结构 | 第25-37页 |
3.1 eCAN控制器的整体架构 | 第25-26页 |
3.2 控制和状态寄存器 | 第26-29页 |
3.3 eCAN的传输特性 | 第29-34页 |
3.3.1 eCAN的初始化 | 第29-32页 |
3.3.2 eCAN的配置 | 第32-33页 |
3.3.3 中断管理 | 第33-34页 |
3.4 eCAN控制器的顶层框图 | 第34-35页 |
3.5 本章小结 | 第35-37页 |
第四章 eCAN控制器的寄存器传输级设计 | 第37-67页 |
4.1 寄存器控制模块 | 第37-40页 |
4.2 邮箱存储控制模块 | 第40-42页 |
4.3 低功耗模块 | 第42-44页 |
4.4 接收滤波模块 | 第44-46页 |
4.5 发送控制模块 | 第46-48页 |
4.6 定时器管理模块 | 第48-50页 |
4.7 位时序模块 | 第50-55页 |
4.7.1 同步设计 | 第51-53页 |
4.7.2 位定时设计 | 第53-54页 |
4.7.3 采样点和发送点的生成 | 第54-55页 |
4.7.4 位时序RTL级电路图 | 第55页 |
4.8 位处理模块 | 第55-65页 |
4.8.1 位填充模块 | 第57-58页 |
4.8.2. CRC校验 | 第58-59页 |
4.8.3 发送位处理模块 | 第59-60页 |
4.8.4 接收位处理模块 | 第60-62页 |
4.8.5 错误管理逻辑 | 第62-64页 |
4.8.6 位处理模块的RTL级电路图 | 第64-65页 |
4.9 本章小结 | 第65-67页 |
第五章 验证及结果分析 | 第67-79页 |
5.1 功能验证 | 第67-71页 |
5.1.1 仿真环境 | 第67页 |
5.1.2 验证平台 | 第67-68页 |
5.1.3 验证结果分析 | 第68-71页 |
5.2 FPGA验证及结果 | 第71-76页 |
5.3 DC综合与时序验证 | 第76-78页 |
5.4 本章小结 | 第78-79页 |
第六章 总结与展望 | 第79-81页 |
6.1 总结 | 第79页 |
6.2 展望 | 第79-81页 |
参考文献 | 第81-83页 |
致谢 | 第83-85页 |
攻读硕士期间发表的论文 | 第85页 |