干涉型传感器嵌入式互相关解调系统研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 光纤法-珀传感器的解调方法及研究现状 | 第11-13页 |
| 1.2.1 传统相位解调方法的发展现状 | 第11-12页 |
| 1.2.2 相关解调方法的发展现状 | 第12-13页 |
| 1.3 课题主要研究内容 | 第13-15页 |
| 第2章 光纤法-珀传感器互相关解调原理 | 第15-21页 |
| 2.1 互相关解调原理 | 第15-16页 |
| 2.2 解调原理的实现形式 | 第16-19页 |
| 2.3 线阵CCD细分原理 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第3章 互相关解调系统硬件电路设计 | 第21-35页 |
| 3.1 互相关解调系统的组成及工作过程 | 第21页 |
| 3.2 CCD模块的选择与设计 | 第21-25页 |
| 3.2.1 线阵CCD的芯片选择 | 第21-22页 |
| 3.2.2 TCD1501D的特点及参数 | 第22-24页 |
| 3.2.3 TCD1501D的工作原理 | 第24页 |
| 3.2.4 TCD1501D的驱动电路 | 第24-25页 |
| 3.3 A/D模块的选择与设计 | 第25-28页 |
| 3.3.1 A/D模块的选择 | 第25-27页 |
| 3.3.2 AD9826的特点及工作原理 | 第27-28页 |
| 3.4 USB模块接口电路设计 | 第28-31页 |
| 3.4.1 USB模块基本特点 | 第28-29页 |
| 3.4.2 CY7C68013简介及硬件电路设计 | 第29-31页 |
| 3.5 系统主控元件的选择与设计 | 第31-32页 |
| 3.6 DSP处理芯片的选择与设计 | 第32-34页 |
| 3.7 本章小结 | 第34-35页 |
| 第4章 互相关解调系统可编程部分的设计 | 第35-53页 |
| 4.1 CCD模块时序分析与设计 | 第35-37页 |
| 4.2 A/D模块时序分析与设计 | 第37-40页 |
| 4.2.1 AD9826寄存器配置时序 | 第37-39页 |
| 4.2.2 AD9826工作时序 | 第39-40页 |
| 4.3 数据存储模块程序设计 | 第40-44页 |
| 4.3.1 乒乓缓存简介 | 第41页 |
| 4.3.2 乒乓缓存的程序设计 | 第41-44页 |
| 4.4 USB传输模块程序设计 | 第44-48页 |
| 4.4.1 USB控制程序设计 | 第44-45页 |
| 4.4.2 USB固件 | 第45-47页 |
| 4.4.3 USB驱动 | 第47-48页 |
| 4.5 信号处理模块软件设计 | 第48-52页 |
| 4.6 本章小结 | 第52-53页 |
| 第5章 系统调试与实验分析 | 第53-65页 |
| 5.1 硬件电路调试 | 第53-54页 |
| 5.2 系统各模块调试 | 第54-60页 |
| 5.2.1 线阵CCD模块调试 | 第54-56页 |
| 5.2.2 A/D模块调试 | 第56-58页 |
| 5.2.3 USB数据传输模块调试 | 第58-60页 |
| 5.2.4 巴特沃斯滤波程序调试 | 第60页 |
| 5.3 实验与分析 | 第60-64页 |
| 5.3.1 功能测试实验 | 第60-62页 |
| 5.3.2 解调系统分辨率验证实验 | 第62-64页 |
| 5.4 本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第70-71页 |
| 致谢 | 第71页 |
