一种8位低功耗模数转换器设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景与意义 | 第9-12页 |
| 1.1.1 ∑-△型ADC结构特点 | 第9-10页 |
| 1.1.2 闪烁型ADC结构特点 | 第10页 |
| 1.1.3 流水型ADC结构特点 | 第10-11页 |
| 1.1.4 积分型ADC结构特点 | 第11页 |
| 1.1.5 SAR ADC结构特点 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.2.1 高精度SAR ADC的发展 | 第12-13页 |
| 1.2.2 高速度SAR ADC的发展 | 第13-14页 |
| 1.2.3 低功耗SAR ADC的发展 | 第14页 |
| 1.3 论文结构安排 | 第14-17页 |
| 第二章 SAR ADC研究 | 第17-23页 |
| 2.1 SAR ADC工作原理 | 第17-18页 |
| 2.2 经典SAR ADC结构 | 第18-22页 |
| 2.2.1 电压型SAR ADC | 第18-19页 |
| 2.2.2 电流型SAR ADC | 第19-20页 |
| 2.2.3 电荷型SAR ADC | 第20-21页 |
| 2.2.4 其他类型SAR ADC | 第21-22页 |
| 2.3 SAR ADC参数 | 第22页 |
| 2.4 小结 | 第22-23页 |
| 第三章 SAR ADC顶层设计和模块设计 | 第23-39页 |
| 3.1 SAR ADC顶层设计 | 第23-24页 |
| 3.2 电压及开关设计 | 第24-25页 |
| 3.3 比较器设计 | 第25-33页 |
| 3.3.1 动态锁存比较器 | 第25-26页 |
| 3.3.2 运放比较器 | 第26-27页 |
| 3.3.3 高精度高速比较器 | 第27-28页 |
| 3.3.4 失调校准 | 第28-30页 |
| 3.3.5 比较器设计 | 第30-33页 |
| 3.4 S/H设计 | 第33-35页 |
| 3.5 逻辑设计 | 第35-37页 |
| 3.6 其他设计 | 第37-38页 |
| 3.7 小结 | 第38-39页 |
| 第四章 低功耗DAC研究与设计 | 第39-49页 |
| 4.1 传统电荷型DAC的研究 | 第39-41页 |
| 4.2 分段电容阵列DAC | 第41-43页 |
| 4.3 DAC电路设计 | 第43-47页 |
| 4.4 DAC的非线性 | 第47-48页 |
| 4.4.1 电容失配 | 第47-48页 |
| 4.4.2 寄生参数 | 第48页 |
| 4.5 小结 | 第48-49页 |
| 第五章 版图实现及仿真结果 | 第49-71页 |
| 5.1 版图设计规则 | 第49-55页 |
| 5.1.1 大尺寸MOS管 | 第49-51页 |
| 5.1.2 匹配 | 第51-52页 |
| 5.1.3 保护环 | 第52页 |
| 5.1.4 天线效应 | 第52-53页 |
| 5.1.5 闩锁效应 | 第53-54页 |
| 5.1.6 二级效应 | 第54-55页 |
| 5.2 版图实现 | 第55-63页 |
| 5.2.1 DAC版图 | 第56-58页 |
| 5.2.2 比较器版图 | 第58-59页 |
| 5.2.3 S/H版图 | 第59-60页 |
| 5.2.4 电平转换版图 | 第60页 |
| 5.2.5 逻辑部分版图 | 第60-61页 |
| 5.2.6 整体版图 | 第61-63页 |
| 5.3 仿真结果 | 第63-68页 |
| 5.3.1 DAC仿真 | 第64-65页 |
| 5.3.2 比较器和S/H仿真 | 第65-67页 |
| 5.3.3 整体仿真 | 第67-68页 |
| 5.4 验证 | 第68-69页 |
| 5.5 小结 | 第69-71页 |
| 第六章 结论与展望 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-77页 |
| 个人简历、在学期间发表的论文与研究成果 | 第77页 |
