| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景 | 第10页 |
| 1.2 国内外研究动态 | 第10-13页 |
| 1.3 研究内容及意义 | 第13-14页 |
| 1.4 论文章节安排 | 第14-16页 |
| 第二章 相干探测与内差接收系统 | 第16-32页 |
| 2.1 相干探测接收基本理论 | 第16-24页 |
| 2.1.1 零差接收系统基本工作原理及分析 | 第17-18页 |
| 2.1.2 外差接收系统基本工作原理及分析 | 第18-19页 |
| 2.1.3 内差接收系统基本工作原理及分析 | 第19-24页 |
| 2.2 内差相干接收数字信号处理算法 | 第24-31页 |
| 2.2.1 偏振态跟踪 | 第24-25页 |
| 2.2.2 时钟恢复 | 第25-29页 |
| 2.2.3 频偏估计 | 第29-30页 |
| 2.2.4 相位估计 | 第30-31页 |
| 2.3 本章小结 | 第31-32页 |
| 第三章 相位估计方案设计 | 第32-53页 |
| 3.1 频偏估计算法 | 第32-36页 |
| 3.1.1 M次方频偏估计算法 | 第32-34页 |
| 3.1.2 基于预判决的频偏估计算法 | 第34-35页 |
| 3.1.3 频偏估计方案设计 | 第35-36页 |
| 3.2 相位估计算法 | 第36-52页 |
| 3.2.1 最大后验估计符号-相位检测 | 第37-40页 |
| 3.2.2 软判决相位估计 | 第40-43页 |
| 3.2.3 硬判决相位估计 | 第43-50页 |
| 3.2.4 相位估计算法方案设计及仿真分析 | 第50-52页 |
| 3.3 本章小结 | 第52-53页 |
| 第四章 内差相干接收载波同步算法电路实现及板级测试验证 | 第53-65页 |
| 4.1 内差相干探测接收数字电路设计 | 第53-58页 |
| 4.1.1 数据采样及同步模块 | 第54-55页 |
| 4.1.2 时钟恢复模块 | 第55-56页 |
| 4.1.3 载波相位估计与解调 | 第56-58页 |
| 4.2 内差相干探测接收硬件电路设计 | 第58-59页 |
| 4.2.1 原理图设计 | 第58-59页 |
| 4.2.2 印刷电路板设计 | 第59页 |
| 4.3 数字电路仿真与验证 | 第59-62页 |
| 4.3.1 STA与资源消耗分析 | 第59-61页 |
| 4.3.2 RTL级仿真 | 第61-62页 |
| 4.4 内差相干接收载波同步算法板级测试验证 | 第62-64页 |
| 4.5 本章小结 | 第64-65页 |
| 第五章 内差相干接收相位估计算法链路级测试验证 | 第65-70页 |
| 5.1 测试验证输入条件 | 第65-66页 |
| 5.2 验证平台组成及主要部件 | 第66页 |
| 5.3 实验记录及分析 | 第66-69页 |
| 5.3.1 发射分系统性能测试 | 第66-67页 |
| 5.3.2 接收分系统性能测试 | 第67-68页 |
| 5.3.3 系统链路级测试验证结果及分析 | 第68-69页 |
| 5.4 本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 6.1 全文总结 | 第70-71页 |
| 6.2 课题展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-77页 |