| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-9页 |
| ·课题背景 | 第7页 |
| ·课题研究内容 | 第7-8页 |
| ·本文设计的任务及安排 | 第8-9页 |
| 2 AES/EBU信号简介 | 第9-13页 |
| ·AES/EBU标准 | 第9页 |
| ·AES/EBU信号的结构 | 第9-11页 |
| ·AES/EBU信号的编码方式 | 第11-13页 |
| 3 系统总体及硬件电路设计 | 第13-22页 |
| ·系统总体设计方案 | 第13-15页 |
| ·发送端识别码插入编码器 | 第13-14页 |
| ·接收端解码器设计 | 第14-15页 |
| ·系统的硬件电路设计 | 第15-21页 |
| ·核心底层板的设计电路 | 第16-17页 |
| ·编码板设计电路 | 第17-19页 |
| ·解码板设计电路 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 4 基于FPGA的AES/EBU信号编码与解码 | 第22-40页 |
| ·FPGA简介及设计流程 | 第22-24页 |
| ·FPGA模块设计方案 | 第24-26页 |
| ·AES/EBU信号解码 | 第26-34页 |
| ·采样模块 | 第27-29页 |
| ·定位模块 | 第29-31页 |
| ·解码模块 | 第31-34页 |
| ·FIFO模块 | 第34-35页 |
| ·AES/EBU信号编码模块 | 第35-39页 |
| ·本章小结 | 第39-40页 |
| 5 FPGA与其他外设的通信端口设计 | 第40-52页 |
| ·SPI模块设计 | 第40-43页 |
| ·SPI通信协议 | 第40-41页 |
| ·SPI数据通信的Verilog HDL设计与仿真 | 第41-43页 |
| ·UDA1341ts的L3控制与I2S通信 | 第43-51页 |
| ·UDA1341ts芯片简介 | 第43-44页 |
| ·L3端口的程序设计 | 第44-48页 |
| ·I2S通信程序设计 | 第48-51页 |
| ·本章小结 | 第51-52页 |
| 6 系统调试及结果 | 第52-56页 |
| 7 结束语 | 第56-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-61页 |