基于SPARC架构的ASIP设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·论文选题背景及意义 | 第7-9页 |
| ·SPARC 架构的精简与优化 | 第9-10页 |
| ·ASIP 技术及实现方法 | 第10-11页 |
| ·本论文研究内容和章节安排 | 第11-13页 |
| 第二章 ASIP 系统结构和指令集设计 | 第13-25页 |
| ·ASIP 系统结构设计 | 第13-17页 |
| ·程序地址产生器 | 第13-14页 |
| ·数据地址产生器 | 第14页 |
| ·通用寄存器堆 | 第14页 |
| ·特殊寄存器堆 | 第14-16页 |
| ·程序控制单元 | 第16-17页 |
| ·运算单元 | 第17页 |
| ·定时器 | 第17页 |
| ·中断控制器 | 第17页 |
| ·ASIP 指令集设计 | 第17-23页 |
| ·数据传输类指令 | 第19-20页 |
| ·ALU 运算指令 | 第20-21页 |
| ·程序控制指令 | 第21-22页 |
| ·浮点数运算指令 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 ASIP 功能单元设计 | 第25-37页 |
| ·整数运算单元 | 第25-29页 |
| ·移位运算单元 | 第26-27页 |
| ·算术运算单元 | 第27-28页 |
| ·乘和乘累加运算单元 | 第28-29页 |
| ·整数运算单元标志位的设置 | 第29页 |
| ·单精度浮点数运算单元 | 第29-34页 |
| ·单精度浮点数数据表示 | 第29-30页 |
| ·单精度浮点数加法器设计 | 第30-32页 |
| ·单精度浮点数乘法器设计 | 第32页 |
| ·单精度浮点数运算异常 | 第32-33页 |
| ·单精度浮点数比较器设计 | 第33-34页 |
| ·程序控制单元 | 第34-35页 |
| ·无条件跳转与有条件分支控制 | 第34页 |
| ·子程序调用与返回控制 | 第34-35页 |
| ·定时器设计 | 第35页 |
| ·中断控制器设计 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 ASIP 流水线设计 | 第37-51页 |
| ·ASIP 流水线划分 | 第37-39页 |
| ·指令流水线 | 第37-38页 |
| ·ASIP 五级流水线划分 | 第38-39页 |
| ·ASIP 流水线冒险及解决方法 | 第39-44页 |
| ·结构冒险及解决方法 | 第39-40页 |
| ·数据冒险及解决方法 | 第40-43页 |
| ·控制冒险及解决方法 | 第43-44页 |
| ·ASIP 流水线结构详细设计 | 第44-50页 |
| ·IF 级详细设计 | 第44-45页 |
| ·ID 级详细设计 | 第45-47页 |
| ·EX 级详细设计 | 第47-49页 |
| ·MA 和 WB 级设计 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 ASIP 仿真和验证 | 第51-59页 |
| ·ASIP 系统仿真 | 第51-57页 |
| ·数据冒险系统仿真 | 第51-53页 |
| ·控制冒险系统仿真 | 第53-54页 |
| ·冒泡排序系统仿真 | 第54-55页 |
| ·FIR 滤波器系统仿真 | 第55-57页 |
| ·ASIP 综合验证 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 结束语 | 第59-61页 |
| ·本文主要工作 | 第59页 |
| ·展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 附录 A 冒泡排序程序代码 | 第65-67页 |
| 附录 B FIR 滤波器程序代码 | 第67-69页 |
| 研究成果 | 第69-70页 |
