基于FPGA的局部定位系统无线收发机的设计与实现
| 中文摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究的目的意义 | 第8-9页 |
| ·国内外研究的现状 | 第9-10页 |
| ·主要研究内容及论文的组织结构 | 第10-12页 |
| 第二章 全数字收发机的总体介绍 | 第12-26页 |
| ·局部授时定位系统时间编码信号简介 | 第12-13页 |
| ·扩频通信技术简介 | 第13-14页 |
| ·数字中频系统的整体方案 | 第14-26页 |
| ·系统参数和实现方式的设定 | 第14-16页 |
| ·扩频序列简介 | 第16-17页 |
| ·DBPSK 调制原理 | 第17-18页 |
| ·发送系统的设计方案和 FPGA 实现 | 第18-25页 |
| ·基带处理单元 | 第18-22页 |
| ·频带处理单元 | 第22-25页 |
| ·接收系统的设计方案和 FPGA 实现 | 第25-26页 |
| 第三章 接收机中同步系统的设计与实现 | 第26-45页 |
| ·载波同步方案 | 第26-38页 |
| ·Costas 环原理 | 第26-28页 |
| ·DDS 的设计与实现 | 第28-29页 |
| ·低通滤波器的设计与实现 | 第29-35页 |
| ·FIR 滤波器原理 | 第29-30页 |
| ·FIR 滤波器设计方法 | 第30-32页 |
| ·FIR 滤波器在 FPGA 上的实现 | 第32-35页 |
| ·鉴相器与环路滤波器的设计与实现 | 第35-37页 |
| ·Costas 环的整体测试 | 第37-38页 |
| ·符号同步方案 | 第38-41页 |
| ·超前‐滞后型同步原理 | 第39-40页 |
| ·符号同步在 FPGA 上的实现 | 第40-41页 |
| ·符号同步模块的测试 | 第41页 |
| ·解扩方案 | 第41-45页 |
| ·扩频序列同步概述 | 第42页 |
| ·解扩模块的实现 | 第42-45页 |
| 第四章 系统仿真与测试 | 第45-49页 |
| ·开发平台与测试工具介绍 | 第45页 |
| ·系统测试方案与测试结果 | 第45-49页 |
| ·发送机测试结果 | 第45-47页 |
| ·接收机测试结果 | 第47-49页 |
| 第五章 总结与展望 | 第49-51页 |
| ·总结 | 第49-50页 |
| ·未来工作展望 | 第50-51页 |
| 参考文献 | 第51-54页 |
| 发表论文和参加科研情况说明 | 第54-55页 |
| 致谢 | 第55-56页 |
