基于FPGA的MVBC设计与开发
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-12页 |
| ·列车通信网络简介 | 第8-9页 |
| ·国内外列车通信网络发展概况 | 第9-10页 |
| ·国外列车通信网络发展状况 | 第9-10页 |
| ·国内列车通信网络发展状况 | 第10页 |
| ·国内列车通信网络技术发展存在的问题 | 第10页 |
| ·论文的内容和结构安排 | 第10-12页 |
| 2 TCN网络结构概述 | 第12-15页 |
| ·TCN网络层次结构 | 第12页 |
| ·TCN数据类型 | 第12-13页 |
| ·TCN的数据传输过程 | 第13-15页 |
| 3 MVB的通信原理 | 第15-23页 |
| 4 MVBC设计 | 第23-48页 |
| ·MVBC概述 | 第23-25页 |
| ·MVBC整体框架及数据处理简述 | 第25-27页 |
| ·MVBC整体框架 | 第25页 |
| ·MVBC数据处理简述 | 第25-27页 |
| ·编码模块 | 第27-31页 |
| ·编码模块整体结构 | 第28页 |
| ·编码模块设计 | 第28-31页 |
| ·译码模块 | 第31-32页 |
| ·译码模块整体结构 | 第31-32页 |
| ·译码模块设计 | 第32页 |
| ·报文分析单元 | 第32-35页 |
| ·报文分析单元功能描述 | 第32-33页 |
| ·报文分析单元设计 | 第33-35页 |
| ·内部寄存器模块 | 第35-37页 |
| ·内部寄存器模块整体结构 | 第35-36页 |
| ·内部寄存器模块设计 | 第36-37页 |
| ·主控制单元 | 第37-39页 |
| ·主控制单元功能描述 | 第37页 |
| ·主控制单元设计 | 第37-39页 |
| ·中断逻辑 | 第39-40页 |
| ·中断逻辑功能描述 | 第39页 |
| ·中断逻辑设计 | 第39-40页 |
| ·通信存储控制器 | 第40-46页 |
| ·通信存储控制器功能描述 | 第40-41页 |
| ·通信存储控制器设计 | 第41-46页 |
| ·地址逻辑 | 第46-48页 |
| ·地址逻辑功能描述 | 第46页 |
| ·地址逻辑设计 | 第46-48页 |
| 5 MVBC仿真验证 | 第48-56页 |
| ·编码模块仿真验证 | 第48-50页 |
| ·编、译码模块联合时序仿真验证 | 第50-52页 |
| ·通信存储控制器与地址逻辑联合功能仿真验证 | 第52-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 攻读硕士学位期间发表学术论文情况 | 第59-60页 |
| 致谢 | 第60-61页 |
